Gitiles
Code Review Sign In
gerrit-public.fairphone.software / kernel / msm-4.9 / 45605a87b3f34fb71bbc6446e2d49a469e9e10dd / . / arch / blackfin / include / asm / portmux.h
blob: 9b1e2c37b324da406aa6587e65c5281deca522a6 [file] [log] [blame]
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]1/*
Robin Getz96f10502009-09-24 14:11:24 +0000[diff] [blame]2 * Common header file for Blackfin family of processors
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]3 *
Mike Frysinger812ae982010-07-05 08:40:41 +0000[diff] [blame]4 * Copyright 2007-2008 Analog Devices Inc.
5 *
6 * Licensed under the GPL-2 or later.
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]7 */
8
9#ifndef _PORTMUX_H_
10#define _PORTMUX_H_
11
12#define P_IDENT(x) ((x) & 0x1FF)
13#define P_FUNCT(x) (((x) & 0x3) << 9)
14#define P_FUNCT2MUX(x) (((x) >> 9) & 0x3)
15#define P_DEFINED 0x8000
16#define P_UNDEF 0x4000
17#define P_MAYSHARE 0x2000
18#define P_DONTCARE 0x1000
19
Michael Hennerichc58c2142007-10-04 00:35:05 +0800[diff] [blame]20
21int peripheral_request(unsigned short per, const char *label);
22void peripheral_free(unsigned short per);
Mike Frysinger68179372008-04-24 05:04:24 +0800[diff] [blame]23int peripheral_request_list(const unsigned short per[], const char *label);
24void peripheral_free_list(const unsigned short per[]);
Michael Hennerichc58c2142007-10-04 00:35:05 +0800[diff] [blame]25
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]26#include <asm/gpio.h>
Bryan Wu639f6572008-08-27 10:51:02 +0800[diff] [blame]27#include <mach/portmux.h>
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]28
29#ifndef P_SPORT2_TFS
30#define P_SPORT2_TFS P_UNDEF
31#endif
32
33#ifndef P_SPORT2_DTSEC
34#define P_SPORT2_DTSEC P_UNDEF
35#endif
36
37#ifndef P_SPORT2_DTPRI
38#define P_SPORT2_DTPRI P_UNDEF
39#endif
40
41#ifndef P_SPORT2_TSCLK
42#define P_SPORT2_TSCLK P_UNDEF
43#endif
44
45#ifndef P_SPORT2_RFS
46#define P_SPORT2_RFS P_UNDEF
47#endif
48
49#ifndef P_SPORT2_DRSEC
50#define P_SPORT2_DRSEC P_UNDEF
51#endif
52
53#ifndef P_SPORT2_DRPRI
54#define P_SPORT2_DRPRI P_UNDEF
55#endif
56
57#ifndef P_SPORT2_RSCLK
58#define P_SPORT2_RSCLK P_UNDEF
59#endif
60
61#ifndef P_SPORT3_TFS
62#define P_SPORT3_TFS P_UNDEF
63#endif
64
65#ifndef P_SPORT3_DTSEC
66#define P_SPORT3_DTSEC P_UNDEF
67#endif
68
69#ifndef P_SPORT3_DTPRI
70#define P_SPORT3_DTPRI P_UNDEF
71#endif
72
73#ifndef P_SPORT3_TSCLK
74#define P_SPORT3_TSCLK P_UNDEF
75#endif
76
77#ifndef P_SPORT3_RFS
78#define P_SPORT3_RFS P_UNDEF
79#endif
80
81#ifndef P_SPORT3_DRSEC
82#define P_SPORT3_DRSEC P_UNDEF
83#endif
84
85#ifndef P_SPORT3_DRPRI
86#define P_SPORT3_DRPRI P_UNDEF
87#endif
88
89#ifndef P_SPORT3_RSCLK
90#define P_SPORT3_RSCLK P_UNDEF
91#endif
92
93#ifndef P_TMR4
94#define P_TMR4 P_UNDEF
95#endif
96
97#ifndef P_TMR5
98#define P_TMR5 P_UNDEF
99#endif
100
101#ifndef P_TMR6
102#define P_TMR6 P_UNDEF
103#endif
104
105#ifndef P_TMR7
106#define P_TMR7 P_UNDEF
107#endif
108
109#ifndef P_TWI1_SCL
110#define P_TWI1_SCL P_UNDEF
111#endif
112
113#ifndef P_TWI1_SDA
114#define P_TWI1_SDA P_UNDEF
115#endif
116
117#ifndef P_UART3_RTS
118#define P_UART3_RTS P_UNDEF
119#endif
120
121#ifndef P_UART3_CTS
122#define P_UART3_CTS P_UNDEF
123#endif
124
125#ifndef P_UART2_TX
126#define P_UART2_TX P_UNDEF
127#endif
128
129#ifndef P_UART2_RX
130#define P_UART2_RX P_UNDEF
131#endif
132
133#ifndef P_UART3_TX
134#define P_UART3_TX P_UNDEF
135#endif
136
137#ifndef P_UART3_RX
138#define P_UART3_RX P_UNDEF
139#endif
140
141#ifndef P_SPI2_SS
142#define P_SPI2_SS P_UNDEF
143#endif
144
145#ifndef P_SPI2_SSEL1
146#define P_SPI2_SSEL1 P_UNDEF
147#endif
148
149#ifndef P_SPI2_SSEL2
150#define P_SPI2_SSEL2 P_UNDEF
151#endif
152
153#ifndef P_SPI2_SSEL3
154#define P_SPI2_SSEL3 P_UNDEF
155#endif
156
Michael Hennerichc58c2142007-10-04 00:35:05 +0800[diff] [blame]157#ifndef P_SPI2_SSEL4
158#define P_SPI2_SSEL4 P_UNDEF
159#endif
160
161#ifndef P_SPI2_SSEL5
162#define P_SPI2_SSEL5 P_UNDEF
163#endif
164
165#ifndef P_SPI2_SSEL6
166#define P_SPI2_SSEL6 P_UNDEF
167#endif
168
169#ifndef P_SPI2_SSEL7
170#define P_SPI2_SSEL7 P_UNDEF
171#endif
172
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]173#ifndef P_SPI2_SCK
174#define P_SPI2_SCK P_UNDEF
175#endif
176
177#ifndef P_SPI2_MOSI
178#define P_SPI2_MOSI P_UNDEF
179#endif
180
181#ifndef P_SPI2_MISO
182#define P_SPI2_MISO P_UNDEF
183#endif
184
185#ifndef P_TMR0
186#define P_TMR0 P_UNDEF
187#endif
188
189#ifndef P_TMR1
190#define P_TMR1 P_UNDEF
191#endif
192
193#ifndef P_TMR2
194#define P_TMR2 P_UNDEF
195#endif
196
197#ifndef P_TMR3
198#define P_TMR3 P_UNDEF
199#endif
200
201#ifndef P_SPORT0_TFS
202#define P_SPORT0_TFS P_UNDEF
203#endif
204
205#ifndef P_SPORT0_DTSEC
206#define P_SPORT0_DTSEC P_UNDEF
207#endif
208
209#ifndef P_SPORT0_DTPRI
210#define P_SPORT0_DTPRI P_UNDEF
211#endif
212
213#ifndef P_SPORT0_TSCLK
214#define P_SPORT0_TSCLK P_UNDEF
215#endif
216
217#ifndef P_SPORT0_RFS
218#define P_SPORT0_RFS P_UNDEF
219#endif
220
221#ifndef P_SPORT0_DRSEC
222#define P_SPORT0_DRSEC P_UNDEF
223#endif
224
225#ifndef P_SPORT0_DRPRI
226#define P_SPORT0_DRPRI P_UNDEF
227#endif
228
229#ifndef P_SPORT0_RSCLK
230#define P_SPORT0_RSCLK P_UNDEF
231#endif
232
233#ifndef P_SD_D0
234#define P_SD_D0 P_UNDEF
235#endif
236
237#ifndef P_SD_D1
238#define P_SD_D1 P_UNDEF
239#endif
240
241#ifndef P_SD_D2
242#define P_SD_D2 P_UNDEF
243#endif
244
245#ifndef P_SD_D3
246#define P_SD_D3 P_UNDEF
247#endif
248
249#ifndef P_SD_CLK
250#define P_SD_CLK P_UNDEF
251#endif
252
253#ifndef P_SD_CMD
254#define P_SD_CMD P_UNDEF
255#endif
256
257#ifndef P_MMCLK
258#define P_MMCLK P_UNDEF
259#endif
260
261#ifndef P_MBCLK
262#define P_MBCLK P_UNDEF
263#endif
264
265#ifndef P_PPI1_D0
266#define P_PPI1_D0 P_UNDEF
267#endif
268
269#ifndef P_PPI1_D1
270#define P_PPI1_D1 P_UNDEF
271#endif
272
273#ifndef P_PPI1_D2
274#define P_PPI1_D2 P_UNDEF
275#endif
276
277#ifndef P_PPI1_D3
278#define P_PPI1_D3 P_UNDEF
279#endif
280
281#ifndef P_PPI1_D4
282#define P_PPI1_D4 P_UNDEF
283#endif
284
285#ifndef P_PPI1_D5
286#define P_PPI1_D5 P_UNDEF
287#endif
288
289#ifndef P_PPI1_D6
290#define P_PPI1_D6 P_UNDEF
291#endif
292
293#ifndef P_PPI1_D7
294#define P_PPI1_D7 P_UNDEF
295#endif
296
297#ifndef P_PPI1_D8
298#define P_PPI1_D8 P_UNDEF
299#endif
300
301#ifndef P_PPI1_D9
302#define P_PPI1_D9 P_UNDEF
303#endif
304
305#ifndef P_PPI1_D10
306#define P_PPI1_D10 P_UNDEF
307#endif
308
309#ifndef P_PPI1_D11
310#define P_PPI1_D11 P_UNDEF
311#endif
312
313#ifndef P_PPI1_D12
314#define P_PPI1_D12 P_UNDEF
315#endif
316
317#ifndef P_PPI1_D13
318#define P_PPI1_D13 P_UNDEF
319#endif
320
321#ifndef P_PPI1_D14
322#define P_PPI1_D14 P_UNDEF
323#endif
324
325#ifndef P_PPI1_D15
326#define P_PPI1_D15 P_UNDEF
327#endif
328
329#ifndef P_HOST_D8
330#define P_HOST_D8 P_UNDEF
331#endif
332
333#ifndef P_HOST_D9
334#define P_HOST_D9 P_UNDEF
335#endif
336
337#ifndef P_HOST_D10
338#define P_HOST_D10 P_UNDEF
339#endif
340
341#ifndef P_HOST_D11
342#define P_HOST_D11 P_UNDEF
343#endif
344
345#ifndef P_HOST_D12
346#define P_HOST_D12 P_UNDEF
347#endif
348
349#ifndef P_HOST_D13
350#define P_HOST_D13 P_UNDEF
351#endif
352
353#ifndef P_HOST_D14
354#define P_HOST_D14 P_UNDEF
355#endif
356
357#ifndef P_HOST_D15
358#define P_HOST_D15 P_UNDEF
359#endif
360
361#ifndef P_HOST_D0
362#define P_HOST_D0 P_UNDEF
363#endif
364
365#ifndef P_HOST_D1
366#define P_HOST_D1 P_UNDEF
367#endif
368
369#ifndef P_HOST_D2
370#define P_HOST_D2 P_UNDEF
371#endif
372
373#ifndef P_HOST_D3
374#define P_HOST_D3 P_UNDEF
375#endif
376
377#ifndef P_HOST_D4
378#define P_HOST_D4 P_UNDEF
379#endif
380
381#ifndef P_HOST_D5
382#define P_HOST_D5 P_UNDEF
383#endif
384
385#ifndef P_HOST_D6
386#define P_HOST_D6 P_UNDEF
387#endif
388
389#ifndef P_HOST_D7
390#define P_HOST_D7 P_UNDEF
391#endif
392
393#ifndef P_SPORT1_TFS
394#define P_SPORT1_TFS P_UNDEF
395#endif
396
397#ifndef P_SPORT1_DTSEC
398#define P_SPORT1_DTSEC P_UNDEF
399#endif
400
401#ifndef P_SPORT1_DTPRI
402#define P_SPORT1_DTPRI P_UNDEF
403#endif
404
405#ifndef P_SPORT1_TSCLK
406#define P_SPORT1_TSCLK P_UNDEF
407#endif
408
409#ifndef P_SPORT1_RFS
410#define P_SPORT1_RFS P_UNDEF
411#endif
412
413#ifndef P_SPORT1_DRSEC
414#define P_SPORT1_DRSEC P_UNDEF
415#endif
416
417#ifndef P_SPORT1_DRPRI
418#define P_SPORT1_DRPRI P_UNDEF
419#endif
420
421#ifndef P_SPORT1_RSCLK
422#define P_SPORT1_RSCLK P_UNDEF
423#endif
424
425#ifndef P_PPI2_D0
426#define P_PPI2_D0 P_UNDEF
427#endif
428
429#ifndef P_PPI2_D1
430#define P_PPI2_D1 P_UNDEF
431#endif
432
433#ifndef P_PPI2_D2
434#define P_PPI2_D2 P_UNDEF
435#endif
436
437#ifndef P_PPI2_D3
438#define P_PPI2_D3 P_UNDEF
439#endif
440
441#ifndef P_PPI2_D4
442#define P_PPI2_D4 P_UNDEF
443#endif
444
445#ifndef P_PPI2_D5
446#define P_PPI2_D5 P_UNDEF
447#endif
448
449#ifndef P_PPI2_D6
450#define P_PPI2_D6 P_UNDEF
451#endif
452
453#ifndef P_PPI2_D7
454#define P_PPI2_D7 P_UNDEF
455#endif
456
457#ifndef P_PPI0_D18
458#define P_PPI0_D18 P_UNDEF
459#endif
460
461#ifndef P_PPI0_D19
462#define P_PPI0_D19 P_UNDEF
463#endif
464
465#ifndef P_PPI0_D20
466#define P_PPI0_D20 P_UNDEF
467#endif
468
469#ifndef P_PPI0_D21
470#define P_PPI0_D21 P_UNDEF
471#endif
472
473#ifndef P_PPI0_D22
474#define P_PPI0_D22 P_UNDEF
475#endif
476
477#ifndef P_PPI0_D23
478#define P_PPI0_D23 P_UNDEF
479#endif
480
481#ifndef P_KEY_ROW0
482#define P_KEY_ROW0 P_UNDEF
483#endif
484
485#ifndef P_KEY_ROW1
486#define P_KEY_ROW1 P_UNDEF
487#endif
488
489#ifndef P_KEY_ROW2
490#define P_KEY_ROW2 P_UNDEF
491#endif
492
493#ifndef P_KEY_ROW3
494#define P_KEY_ROW3 P_UNDEF
495#endif
496
497#ifndef P_KEY_COL0
498#define P_KEY_COL0 P_UNDEF
499#endif
500
501#ifndef P_KEY_COL1
502#define P_KEY_COL1 P_UNDEF
503#endif
504
505#ifndef P_KEY_COL2
506#define P_KEY_COL2 P_UNDEF
507#endif
508
509#ifndef P_KEY_COL3
510#define P_KEY_COL3 P_UNDEF
511#endif
512
513#ifndef P_SPI0_SCK
514#define P_SPI0_SCK P_UNDEF
515#endif
516
517#ifndef P_SPI0_MISO
518#define P_SPI0_MISO P_UNDEF
519#endif
520
521#ifndef P_SPI0_MOSI
522#define P_SPI0_MOSI P_UNDEF
523#endif
524
525#ifndef P_SPI0_SS
526#define P_SPI0_SS P_UNDEF
527#endif
528
529#ifndef P_SPI0_SSEL1
530#define P_SPI0_SSEL1 P_UNDEF
531#endif
532
533#ifndef P_SPI0_SSEL2
534#define P_SPI0_SSEL2 P_UNDEF
535#endif
536
537#ifndef P_SPI0_SSEL3
538#define P_SPI0_SSEL3 P_UNDEF
539#endif
540
Michael Hennerichc58c2142007-10-04 00:35:05 +0800[diff] [blame]541#ifndef P_SPI0_SSEL4
542#define P_SPI0_SSEL4 P_UNDEF
543#endif
544
545#ifndef P_SPI0_SSEL5
546#define P_SPI0_SSEL5 P_UNDEF
547#endif
548
549#ifndef P_SPI0_SSEL6
550#define P_SPI0_SSEL6 P_UNDEF
551#endif
552
553#ifndef P_SPI0_SSEL7
554#define P_SPI0_SSEL7 P_UNDEF
555#endif
556
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]557#ifndef P_UART0_TX
558#define P_UART0_TX P_UNDEF
559#endif
560
561#ifndef P_UART0_RX
562#define P_UART0_RX P_UNDEF
563#endif
564
565#ifndef P_UART1_RTS
566#define P_UART1_RTS P_UNDEF
567#endif
568
569#ifndef P_UART1_CTS
570#define P_UART1_CTS P_UNDEF
571#endif
572
573#ifndef P_PPI1_CLK
574#define P_PPI1_CLK P_UNDEF
575#endif
576
577#ifndef P_PPI1_FS1
578#define P_PPI1_FS1 P_UNDEF
579#endif
580
581#ifndef P_PPI1_FS2
582#define P_PPI1_FS2 P_UNDEF
583#endif
584
585#ifndef P_TWI0_SCL
586#define P_TWI0_SCL P_UNDEF
587#endif
588
589#ifndef P_TWI0_SDA
590#define P_TWI0_SDA P_UNDEF
591#endif
592
593#ifndef P_KEY_COL7
594#define P_KEY_COL7 P_UNDEF
595#endif
596
597#ifndef P_KEY_ROW6
598#define P_KEY_ROW6 P_UNDEF
599#endif
600
601#ifndef P_KEY_COL6
602#define P_KEY_COL6 P_UNDEF
603#endif
604
605#ifndef P_KEY_ROW5
606#define P_KEY_ROW5 P_UNDEF
607#endif
608
609#ifndef P_KEY_COL5
610#define P_KEY_COL5 P_UNDEF
611#endif
612
613#ifndef P_KEY_ROW4
614#define P_KEY_ROW4 P_UNDEF
615#endif
616
617#ifndef P_KEY_COL4
618#define P_KEY_COL4 P_UNDEF
619#endif
620
621#ifndef P_KEY_ROW7
622#define P_KEY_ROW7 P_UNDEF
623#endif
624
625#ifndef P_PPI0_D0
626#define P_PPI0_D0 P_UNDEF
627#endif
628
629#ifndef P_PPI0_D1
630#define P_PPI0_D1 P_UNDEF
631#endif
632
633#ifndef P_PPI0_D2
634#define P_PPI0_D2 P_UNDEF
635#endif
636
637#ifndef P_PPI0_D3
638#define P_PPI0_D3 P_UNDEF
639#endif
640
641#ifndef P_PPI0_D4
642#define P_PPI0_D4 P_UNDEF
643#endif
644
645#ifndef P_PPI0_D5
646#define P_PPI0_D5 P_UNDEF
647#endif
648
649#ifndef P_PPI0_D6
650#define P_PPI0_D6 P_UNDEF
651#endif
652
653#ifndef P_PPI0_D7
654#define P_PPI0_D7 P_UNDEF
655#endif
656
657#ifndef P_PPI0_D8
658#define P_PPI0_D8 P_UNDEF
659#endif
660
661#ifndef P_PPI0_D9
662#define P_PPI0_D9 P_UNDEF
663#endif
664
665#ifndef P_PPI0_D10
666#define P_PPI0_D10 P_UNDEF
667#endif
668
669#ifndef P_PPI0_D11
670#define P_PPI0_D11 P_UNDEF
671#endif
672
673#ifndef P_PPI0_D12
674#define P_PPI0_D12 P_UNDEF
675#endif
676
677#ifndef P_PPI0_D13
678#define P_PPI0_D13 P_UNDEF
679#endif
680
681#ifndef P_PPI0_D14
682#define P_PPI0_D14 P_UNDEF
683#endif
684
685#ifndef P_PPI0_D15
686#define P_PPI0_D15 P_UNDEF
687#endif
688
689#ifndef P_ATAPI_D0A
690#define P_ATAPI_D0A P_UNDEF
691#endif
692
693#ifndef P_ATAPI_D1A
694#define P_ATAPI_D1A P_UNDEF
695#endif
696
697#ifndef P_ATAPI_D2A
698#define P_ATAPI_D2A P_UNDEF
699#endif
700
701#ifndef P_ATAPI_D3A
702#define P_ATAPI_D3A P_UNDEF
703#endif
704
705#ifndef P_ATAPI_D4A
706#define P_ATAPI_D4A P_UNDEF
707#endif
708
709#ifndef P_ATAPI_D5A
710#define P_ATAPI_D5A P_UNDEF
711#endif
712
713#ifndef P_ATAPI_D6A
714#define P_ATAPI_D6A P_UNDEF
715#endif
716
717#ifndef P_ATAPI_D7A
718#define P_ATAPI_D7A P_UNDEF
719#endif
720
721#ifndef P_ATAPI_D8A
722#define P_ATAPI_D8A P_UNDEF
723#endif
724
725#ifndef P_ATAPI_D9A
726#define P_ATAPI_D9A P_UNDEF
727#endif
728
729#ifndef P_ATAPI_D10A
730#define P_ATAPI_D10A P_UNDEF
731#endif
732
733#ifndef P_ATAPI_D11A
734#define P_ATAPI_D11A P_UNDEF
735#endif
736
737#ifndef P_ATAPI_D12A
738#define P_ATAPI_D12A P_UNDEF
739#endif
740
741#ifndef P_ATAPI_D13A
742#define P_ATAPI_D13A P_UNDEF
743#endif
744
745#ifndef P_ATAPI_D14A
746#define P_ATAPI_D14A P_UNDEF
747#endif
748
749#ifndef P_ATAPI_D15A
750#define P_ATAPI_D15A P_UNDEF
751#endif
752
753#ifndef P_PPI0_CLK
754#define P_PPI0_CLK P_UNDEF
755#endif
756
757#ifndef P_PPI0_FS1
758#define P_PPI0_FS1 P_UNDEF
759#endif
760
761#ifndef P_PPI0_FS2
762#define P_PPI0_FS2 P_UNDEF
763#endif
764
765#ifndef P_PPI0_D16
766#define P_PPI0_D16 P_UNDEF
767#endif
768
769#ifndef P_PPI0_D17
770#define P_PPI0_D17 P_UNDEF
771#endif
772
773#ifndef P_SPI1_SSEL1
774#define P_SPI1_SSEL1 P_UNDEF
775#endif
776
777#ifndef P_SPI1_SSEL2
778#define P_SPI1_SSEL2 P_UNDEF
779#endif
780
781#ifndef P_SPI1_SSEL3
782#define P_SPI1_SSEL3 P_UNDEF
783#endif
784
Michael Hennerichc58c2142007-10-04 00:35:05 +0800[diff] [blame]785
786#ifndef P_SPI1_SSEL4
787#define P_SPI1_SSEL4 P_UNDEF
788#endif
789
790#ifndef P_SPI1_SSEL5
791#define P_SPI1_SSEL5 P_UNDEF
792#endif
793
794#ifndef P_SPI1_SSEL6
795#define P_SPI1_SSEL6 P_UNDEF
796#endif
797
798#ifndef P_SPI1_SSEL7
799#define P_SPI1_SSEL7 P_UNDEF
800#endif
801
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]802#ifndef P_SPI1_SCK
803#define P_SPI1_SCK P_UNDEF
804#endif
805
806#ifndef P_SPI1_MISO
807#define P_SPI1_MISO P_UNDEF
808#endif
809
810#ifndef P_SPI1_MOSI
811#define P_SPI1_MOSI P_UNDEF
812#endif
813
814#ifndef P_SPI1_SS
815#define P_SPI1_SS P_UNDEF
816#endif
817
818#ifndef P_CAN0_TX
819#define P_CAN0_TX P_UNDEF
820#endif
821
822#ifndef P_CAN0_RX
823#define P_CAN0_RX P_UNDEF
824#endif
825
826#ifndef P_CAN1_TX
827#define P_CAN1_TX P_UNDEF
828#endif
829
830#ifndef P_CAN1_RX
831#define P_CAN1_RX P_UNDEF
832#endif
833
834#ifndef P_ATAPI_A0A
835#define P_ATAPI_A0A P_UNDEF
836#endif
837
838#ifndef P_ATAPI_A1A
839#define P_ATAPI_A1A P_UNDEF
840#endif
841
842#ifndef P_ATAPI_A2A
843#define P_ATAPI_A2A P_UNDEF
844#endif
845
846#ifndef P_HOST_CE
847#define P_HOST_CE P_UNDEF
848#endif
849
850#ifndef P_HOST_RD
851#define P_HOST_RD P_UNDEF
852#endif
853
854#ifndef P_HOST_WR
855#define P_HOST_WR P_UNDEF
856#endif
857
858#ifndef P_MTXONB
859#define P_MTXONB P_UNDEF
860#endif
861
862#ifndef P_PPI2_FS2
863#define P_PPI2_FS2 P_UNDEF
864#endif
865
866#ifndef P_PPI2_FS1
867#define P_PPI2_FS1 P_UNDEF
868#endif
869
870#ifndef P_PPI2_CLK
871#define P_PPI2_CLK P_UNDEF
872#endif
873
874#ifndef P_CNT_CZM
875#define P_CNT_CZM P_UNDEF
876#endif
877
878#ifndef P_UART1_TX
879#define P_UART1_TX P_UNDEF
880#endif
881
882#ifndef P_UART1_RX
883#define P_UART1_RX P_UNDEF
884#endif
885
886#ifndef P_ATAPI_RESET
887#define P_ATAPI_RESET P_UNDEF
888#endif
889
890#ifndef P_HOST_ADDR
891#define P_HOST_ADDR P_UNDEF
892#endif
893
894#ifndef P_HOST_ACK
895#define P_HOST_ACK P_UNDEF
896#endif
897
898#ifndef P_MTX
899#define P_MTX P_UNDEF
900#endif
901
902#ifndef P_MRX
903#define P_MRX P_UNDEF
904#endif
905
906#ifndef P_MRXONB
907#define P_MRXONB P_UNDEF
908#endif
909
910#ifndef P_A4
911#define P_A4 P_UNDEF
912#endif
913
914#ifndef P_A5
915#define P_A5 P_UNDEF
916#endif
917
918#ifndef P_A6
919#define P_A6 P_UNDEF
920#endif
921
922#ifndef P_A7
923#define P_A7 P_UNDEF
924#endif
925
926#ifndef P_A8
927#define P_A8 P_UNDEF
928#endif
929
930#ifndef P_A9
931#define P_A9 P_UNDEF
932#endif
933
934#ifndef P_PPI1_FS3
935#define P_PPI1_FS3 P_UNDEF
936#endif
937
938#ifndef P_PPI2_FS3
939#define P_PPI2_FS3 P_UNDEF
940#endif
941
942#ifndef P_TMR8
943#define P_TMR8 P_UNDEF
944#endif
945
946#ifndef P_TMR9
947#define P_TMR9 P_UNDEF
948#endif
949
950#ifndef P_TMR10
951#define P_TMR10 P_UNDEF
952#endif
953#ifndef P_TMR11
954#define P_TMR11 P_UNDEF
955#endif
956
957#ifndef P_DMAR0
958#define P_DMAR0 P_UNDEF
959#endif
960
961#ifndef P_DMAR1
962#define P_DMAR1 P_UNDEF
963#endif
964
965#ifndef P_PPI0_FS3
966#define P_PPI0_FS3 P_UNDEF
967#endif
968
969#ifndef P_CNT_CDG
970#define P_CNT_CDG P_UNDEF
971#endif
972
973#ifndef P_CNT_CUD
974#define P_CNT_CUD P_UNDEF
975#endif
976
977#ifndef P_A10
978#define P_A10 P_UNDEF
979#endif
980
981#ifndef P_A11
982#define P_A11 P_UNDEF
983#endif
984
985#ifndef P_A12
986#define P_A12 P_UNDEF
987#endif
988
989#ifndef P_A13
990#define P_A13 P_UNDEF
991#endif
992
993#ifndef P_A14
994#define P_A14 P_UNDEF
995#endif
996
997#ifndef P_A15
998#define P_A15 P_UNDEF
999#endif
1000
1001#ifndef P_A16
1002#define P_A16 P_UNDEF
1003#endif
1004
1005#ifndef P_A17
1006#define P_A17 P_UNDEF
1007#endif
1008
1009#ifndef P_A18
1010#define P_A18 P_UNDEF
1011#endif
1012
1013#ifndef P_A19
1014#define P_A19 P_UNDEF
1015#endif
1016
1017#ifndef P_A20
1018#define P_A20 P_UNDEF
1019#endif
1020
1021#ifndef P_A21
1022#define P_A21 P_UNDEF
1023#endif
1024
1025#ifndef P_A22
1026#define P_A22 P_UNDEF
1027#endif
1028
1029#ifndef P_A23
1030#define P_A23 P_UNDEF
1031#endif
1032
1033#ifndef P_A24
1034#define P_A24 P_UNDEF
1035#endif
1036
1037#ifndef P_A25
1038#define P_A25 P_UNDEF
1039#endif
1040
1041#ifndef P_NOR_CLK
1042#define P_NOR_CLK P_UNDEF
1043#endif
1044
Mike Frysinger812ae982010-07-05 08:40:41 +0000[diff] [blame]1045#ifndef P_TMRCLK
1046#define P_TMRCLK P_UNDEF
Michael Hennerich5610db62007-07-12 12:32:52 +0800[diff] [blame]1047#endif
1048
1049#ifndef P_AMC_ARDY_NOR_WAIT
1050#define P_AMC_ARDY_NOR_WAIT P_UNDEF
1051#endif
1052
1053#ifndef P_NAND_CE
1054#define P_NAND_CE P_UNDEF
1055#endif
1056
1057#ifndef P_NAND_RB
1058#define P_NAND_RB P_UNDEF
1059#endif
1060
1061#ifndef P_ATAPI_DIOR
1062#define P_ATAPI_DIOR P_UNDEF
1063#endif
1064
1065#ifndef P_ATAPI_DIOW
1066#define P_ATAPI_DIOW P_UNDEF
1067#endif
1068
1069#ifndef P_ATAPI_CS0
1070#define P_ATAPI_CS0 P_UNDEF
1071#endif
1072
1073#ifndef P_ATAPI_CS1
1074#define P_ATAPI_CS1 P_UNDEF
1075#endif
1076
1077#ifndef P_ATAPI_DMACK
1078#define P_ATAPI_DMACK P_UNDEF
1079#endif
1080
1081#ifndef P_ATAPI_DMARQ
1082#define P_ATAPI_DMARQ P_UNDEF
1083#endif
1084
1085#ifndef P_ATAPI_INTRQ
1086#define P_ATAPI_INTRQ P_UNDEF
1087#endif
1088
1089#ifndef P_ATAPI_IORDY
1090#define P_ATAPI_IORDY P_UNDEF
1091#endif
1092
1093#ifndef P_AMC_BR
1094#define P_AMC_BR P_UNDEF
1095#endif
1096
1097#ifndef P_AMC_BG
1098#define P_AMC_BG P_UNDEF
1099#endif
1100
1101#ifndef P_AMC_BGH
1102#define P_AMC_BGH P_UNDEF
1103#endif
1104
1105/* EMAC */
1106
1107#ifndef P_MII0_ETxD0
1108#define P_MII0_ETxD0 P_UNDEF
1109#endif
1110
1111#ifndef P_MII0_ETxD1
1112#define P_MII0_ETxD1 P_UNDEF
1113#endif
1114
1115#ifndef P_MII0_ETxD2
1116#define P_MII0_ETxD2 P_UNDEF
1117#endif
1118
1119#ifndef P_MII0_ETxD3
1120#define P_MII0_ETxD3 P_UNDEF
1121#endif
1122
1123#ifndef P_MII0_ETxEN
1124#define P_MII0_ETxEN P_UNDEF
1125#endif
1126
1127#ifndef P_MII0_TxCLK
1128#define P_MII0_TxCLK P_UNDEF
1129#endif
1130
1131#ifndef P_MII0_PHYINT
1132#define P_MII0_PHYINT P_UNDEF
1133#endif
1134
1135#ifndef P_MII0_COL
1136#define P_MII0_COL P_UNDEF
1137#endif
1138
1139#ifndef P_MII0_ERxD0
1140#define P_MII0_ERxD0 P_UNDEF
1141#endif
1142
1143#ifndef P_MII0_ERxD1
1144#define P_MII0_ERxD1 P_UNDEF
1145#endif
1146
1147#ifndef P_MII0_ERxD2
1148#define P_MII0_ERxD2 P_UNDEF
1149#endif
1150
1151#ifndef P_MII0_ERxD3
1152#define P_MII0_ERxD3 P_UNDEF
1153#endif
1154
1155#ifndef P_MII0_ERxDV
1156#define P_MII0_ERxDV P_UNDEF
1157#endif
1158
1159#ifndef P_MII0_ERxCLK
1160#define P_MII0_ERxCLK P_UNDEF
1161#endif
1162
1163#ifndef P_MII0_ERxER
1164#define P_MII0_ERxER P_UNDEF
1165#endif
1166
1167#ifndef P_MII0_CRS
1168#define P_MII0_CRS P_UNDEF
1169#endif
1170
1171#ifndef P_RMII0_REF_CLK
1172#define P_RMII0_REF_CLK P_UNDEF
1173#endif
1174
1175#ifndef P_RMII0_MDINT
1176#define P_RMII0_MDINT P_UNDEF
1177#endif
1178
1179#ifndef P_RMII0_CRS_DV
1180#define P_RMII0_CRS_DV P_UNDEF
1181#endif
1182
1183#ifndef P_MDC
1184#define P_MDC P_UNDEF
1185#endif
1186
1187#ifndef P_MDIO
1188#define P_MDIO P_UNDEF
1189#endif
1190
1191#endif /* _PORTMUX_H_ */