blob: 89afb650ce2524b94fa292fbea1bd59b17f6fb22 [file] [log] [blame]
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +09001#ifndef __ASM_SH_CPU_SH4_DMA_SH7780_H
2#define __ASM_SH_CPU_SH4_DMA_SH7780_H
3
Paul Mundt9f380452012-05-18 17:27:28 +09004#include <linux/sh_intc.h>
5
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +09006#if defined(CONFIG_CPU_SUBTYPE_SH7343) || \
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +09007 defined(CONFIG_CPU_SUBTYPE_SH7730)
Paul Mundt9f380452012-05-18 17:27:28 +09008#define DMTE0_IRQ evt2irq(0x800)
9#define DMTE4_IRQ evt2irq(0xb80)
10#define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090011#define SH_DMAC_BASE0 0xFE008020
Guennadi Liakhovetski623b4ac2010-02-03 14:44:12 +000012#elif defined(CONFIG_CPU_SUBTYPE_SH7722)
Paul Mundt9f380452012-05-18 17:27:28 +090013#define DMTE0_IRQ evt2irq(0x800)
14#define DMTE4_IRQ evt2irq(0xb80)
15#define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/
Guennadi Liakhovetski623b4ac2010-02-03 14:44:12 +000016#define SH_DMAC_BASE0 0xFE008020
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090017#elif defined(CONFIG_CPU_SUBTYPE_SH7763) || \
18 defined(CONFIG_CPU_SUBTYPE_SH7764)
Paul Mundt9f380452012-05-18 17:27:28 +090019#define DMTE0_IRQ evt2irq(0x640)
20#define DMTE4_IRQ evt2irq(0x780)
21#define DMAE0_IRQ evt2irq(0x6c0)
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090022#define SH_DMAC_BASE0 0xFF608020
Guennadi Liakhovetski623b4ac2010-02-03 14:44:12 +000023#elif defined(CONFIG_CPU_SUBTYPE_SH7723)
Paul Mundt9f380452012-05-18 17:27:28 +090024#define DMTE0_IRQ evt2irq(0x800) /* DMAC0A*/
25#define DMTE4_IRQ evt2irq(0xb80) /* DMAC0B */
26#define DMTE6_IRQ evt2irq(0x700)
27#define DMTE8_IRQ evt2irq(0x740) /* DMAC1A */
28#define DMTE9_IRQ evt2irq(0x760)
29#define DMTE10_IRQ evt2irq(0xb00) /* DMAC1B */
30#define DMTE11_IRQ evt2irq(0xb20)
31#define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/
32#define DMAE1_IRQ evt2irq(0xb40) /* DMA Error IRQ*/
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090033#define SH_DMAC_BASE0 0xFE008020
34#define SH_DMAC_BASE1 0xFDC08020
Guennadi Liakhovetski623b4ac2010-02-03 14:44:12 +000035#elif defined(CONFIG_CPU_SUBTYPE_SH7724)
Paul Mundt9f380452012-05-18 17:27:28 +090036#define DMTE0_IRQ evt2irq(0x800) /* DMAC0A*/
37#define DMTE4_IRQ evt2irq(0xb80) /* DMAC0B */
38#define DMTE6_IRQ evt2irq(0x700)
39#define DMTE8_IRQ evt2irq(0x740) /* DMAC1A */
40#define DMTE9_IRQ evt2irq(0x760)
41#define DMTE10_IRQ evt2irq(0xb00) /* DMAC1B */
42#define DMTE11_IRQ evt2irq(0xb20)
43#define DMAE0_IRQ evt2irq(0xbc0) /* DMA Error IRQ*/
44#define DMAE1_IRQ evt2irq(0xb40) /* DMA Error IRQ*/
Guennadi Liakhovetski623b4ac2010-02-03 14:44:12 +000045#define SH_DMAC_BASE0 0xFE008020
46#define SH_DMAC_BASE1 0xFDC08020
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090047#elif defined(CONFIG_CPU_SUBTYPE_SH7780)
Paul Mundt9f380452012-05-18 17:27:28 +090048#define DMTE0_IRQ evt2irq(0x640)
49#define DMTE4_IRQ evt2irq(0x780)
50#define DMTE6_IRQ evt2irq(0x7c0)
51#define DMTE8_IRQ evt2irq(0xd80)
52#define DMTE9_IRQ evt2irq(0xda0)
53#define DMTE10_IRQ evt2irq(0xdc0)
54#define DMTE11_IRQ evt2irq(0xde0)
55#define DMAE0_IRQ evt2irq(0x6c0) /* DMA Error IRQ */
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090056#define SH_DMAC_BASE0 0xFC808020
57#define SH_DMAC_BASE1 0xFC818020
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090058#else /* SH7785 */
Paul Mundt9f380452012-05-18 17:27:28 +090059#define DMTE0_IRQ evt2irq(0x620)
60#define DMTE4_IRQ evt2irq(0x6a0)
61#define DMTE6_IRQ evt2irq(0x880)
62#define DMTE8_IRQ evt2irq(0x8c0)
63#define DMTE9_IRQ evt2irq(0x8e0)
64#define DMTE10_IRQ evt2irq(0x900)
65#define DMTE11_IRQ evt2irq(0x920)
66#define DMAE0_IRQ evt2irq(0x6e0) /* DMA Error IRQ0 */
67#define DMAE1_IRQ evt2irq(0x940) /* DMA Error IRQ1 */
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090068#define SH_DMAC_BASE0 0xFC808020
69#define SH_DMAC_BASE1 0xFCC08020
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090070#endif
71
Nobuhiro Iwamatsu71b973a2009-03-10 17:26:49 +090072#endif /* __ASM_SH_CPU_SH4_DMA_SH7780_H */