Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1 | ; RUN: llc -march=r600 -mcpu=cedar < %s |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 2 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 3 | ; This test ensures that R600 backend can handle ifcvt properly |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 4 | |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 5 | define amdgpu_ps void @main(<4 x float> inreg %reg0, <4 x float> inreg %reg1, <4 x float> inreg %reg2, <4 x float> inreg %reg3, <4 x float> inreg %reg4, <4 x float> inreg %reg5, <4 x float> inreg %reg6, <4 x float> inreg %reg7, <4 x float> inreg %reg8, <4 x float> inreg %reg9) #0 { |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 6 | main_body: |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 7 | %tmp = extractelement <4 x float> %reg0, i32 0 |
| 8 | %tmp1 = extractelement <4 x float> %reg0, i32 1 |
| 9 | %tmp2 = extractelement <4 x float> %reg0, i32 2 |
| 10 | %tmp3 = extractelement <4 x float> %reg0, i32 3 |
| 11 | %tmp4 = extractelement <4 x float> %reg1, i32 0 |
| 12 | %tmp5 = extractelement <4 x float> %reg9, i32 0 |
| 13 | %tmp6 = extractelement <4 x float> %reg8, i32 0 |
| 14 | %tmp7 = fcmp ugt float %tmp6, 0.000000e+00 |
| 15 | %tmp8 = select i1 %tmp7, float %tmp4, float %tmp5 |
| 16 | %tmp9 = extractelement <4 x float> %reg1, i32 1 |
| 17 | %tmp10 = extractelement <4 x float> %reg9, i32 1 |
| 18 | %tmp11 = extractelement <4 x float> %reg8, i32 0 |
| 19 | %tmp12 = fcmp ugt float %tmp11, 0.000000e+00 |
| 20 | %tmp13 = select i1 %tmp12, float %tmp9, float %tmp10 |
| 21 | %tmp14 = extractelement <4 x float> %reg1, i32 2 |
| 22 | %tmp15 = extractelement <4 x float> %reg9, i32 2 |
| 23 | %tmp16 = extractelement <4 x float> %reg8, i32 0 |
| 24 | %tmp17 = fcmp ugt float %tmp16, 0.000000e+00 |
| 25 | %tmp18 = select i1 %tmp17, float %tmp14, float %tmp15 |
| 26 | %tmp19 = extractelement <4 x float> %reg1, i32 3 |
| 27 | %tmp20 = extractelement <4 x float> %reg9, i32 3 |
| 28 | %tmp21 = extractelement <4 x float> %reg8, i32 0 |
| 29 | %tmp22 = extractelement <4 x float> %reg2, i32 0 |
| 30 | %tmp23 = extractelement <4 x float> %reg2, i32 1 |
| 31 | %tmp24 = extractelement <4 x float> %reg2, i32 2 |
| 32 | %tmp25 = extractelement <4 x float> %reg2, i32 3 |
| 33 | %tmp26 = extractelement <4 x float> %reg3, i32 0 |
| 34 | %tmp27 = extractelement <4 x float> %reg3, i32 1 |
| 35 | %tmp28 = extractelement <4 x float> %reg3, i32 2 |
| 36 | %tmp29 = extractelement <4 x float> %reg3, i32 3 |
| 37 | %tmp30 = extractelement <4 x float> %reg4, i32 0 |
| 38 | %tmp31 = extractelement <4 x float> %reg4, i32 1 |
| 39 | %tmp32 = extractelement <4 x float> %reg4, i32 2 |
| 40 | %tmp33 = extractelement <4 x float> %reg4, i32 3 |
| 41 | %tmp34 = extractelement <4 x float> %reg5, i32 0 |
| 42 | %tmp35 = extractelement <4 x float> %reg5, i32 1 |
| 43 | %tmp36 = extractelement <4 x float> %reg5, i32 2 |
| 44 | %tmp37 = extractelement <4 x float> %reg5, i32 3 |
| 45 | %tmp38 = extractelement <4 x float> %reg6, i32 0 |
| 46 | %tmp39 = extractelement <4 x float> %reg6, i32 1 |
| 47 | %tmp40 = extractelement <4 x float> %reg6, i32 2 |
| 48 | %tmp41 = extractelement <4 x float> %reg6, i32 3 |
| 49 | %tmp42 = extractelement <4 x float> %reg7, i32 0 |
| 50 | %tmp43 = extractelement <4 x float> %reg7, i32 1 |
| 51 | %tmp44 = extractelement <4 x float> %reg7, i32 2 |
| 52 | %tmp45 = extractelement <4 x float> %reg7, i32 3 |
| 53 | %tmp46 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) |
| 54 | %tmp47 = extractelement <4 x float> %tmp46, i32 0 |
| 55 | %tmp48 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) |
| 56 | %tmp49 = extractelement <4 x float> %tmp48, i32 1 |
| 57 | %tmp50 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) |
| 58 | %tmp51 = extractelement <4 x float> %tmp50, i32 2 |
| 59 | %tmp52 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 12) |
| 60 | %tmp53 = extractelement <4 x float> %tmp52, i32 0 |
| 61 | %tmp54 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) |
| 62 | %tmp55 = extractelement <4 x float> %tmp54, i32 0 |
| 63 | %tmp56 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) |
| 64 | %tmp57 = extractelement <4 x float> %tmp56, i32 1 |
| 65 | %tmp58 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) |
| 66 | %tmp59 = extractelement <4 x float> %tmp58, i32 2 |
| 67 | %tmp60 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) |
| 68 | %tmp61 = extractelement <4 x float> %tmp60, i32 3 |
| 69 | %tmp62 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) |
| 70 | %tmp63 = extractelement <4 x float> %tmp62, i32 0 |
| 71 | %tmp64 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) |
| 72 | %tmp65 = extractelement <4 x float> %tmp64, i32 1 |
| 73 | %tmp66 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) |
| 74 | %tmp67 = extractelement <4 x float> %tmp66, i32 2 |
| 75 | %tmp68 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) |
| 76 | %tmp69 = extractelement <4 x float> %tmp68, i32 0 |
| 77 | %tmp70 = fcmp oge float %tmp69, 3.500000e+00 |
| 78 | %tmp71 = sext i1 %tmp70 to i32 |
| 79 | %tmp72 = bitcast i32 %tmp71 to float |
| 80 | %tmp73 = bitcast float %tmp72 to i32 |
| 81 | %tmp74 = icmp ne i32 %tmp73, 0 |
| 82 | %. = select i1 %tmp74, float 0.000000e+00, float 0.000000e+00 |
| 83 | %tmp75 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) |
| 84 | %tmp76 = extractelement <4 x float> %tmp75, i32 0 |
| 85 | %tmp77 = fcmp oge float %tmp76, 2.000000e+00 |
| 86 | %tmp78 = sext i1 %tmp77 to i32 |
| 87 | %tmp79 = bitcast i32 %tmp78 to float |
| 88 | %tmp80 = bitcast float %tmp79 to i32 |
| 89 | %tmp81 = icmp ne i32 %tmp80, 0 |
| 90 | br i1 %tmp81, label %IF137, label %ENDIF136 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 91 | |
| 92 | IF137: ; preds = %main_body |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 93 | %tmp82 = insertelement <4 x float> undef, float %tmp30, i32 0 |
| 94 | %tmp83 = insertelement <4 x float> %tmp82, float %tmp31, i32 1 |
| 95 | %tmp84 = insertelement <4 x float> %tmp83, float %tmp32, i32 2 |
| 96 | %tmp85 = insertelement <4 x float> %tmp84, float 0.000000e+00, i32 3 |
| 97 | %tmp86 = insertelement <4 x float> undef, float %tmp30, i32 0 |
| 98 | %tmp87 = insertelement <4 x float> %tmp86, float %tmp31, i32 1 |
| 99 | %tmp88 = insertelement <4 x float> %tmp87, float %tmp32, i32 2 |
| 100 | %tmp89 = insertelement <4 x float> %tmp88, float 0.000000e+00, i32 3 |
| 101 | %tmp90 = call float @llvm.r600.dot4(<4 x float> %tmp85, <4 x float> %tmp89) |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 102 | %tmp91 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp90) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 103 | %tmp92 = fmul float %tmp30, %tmp91 |
| 104 | %tmp93 = fmul float %tmp31, %tmp91 |
| 105 | %tmp94 = fmul float %tmp32, %tmp91 |
| 106 | %tmp95 = insertelement <4 x float> undef, float %tmp92, i32 0 |
| 107 | %tmp96 = insertelement <4 x float> %tmp95, float %tmp93, i32 1 |
| 108 | %tmp97 = insertelement <4 x float> %tmp96, float %tmp94, i32 2 |
| 109 | %tmp98 = insertelement <4 x float> %tmp97, float 0.000000e+00, i32 3 |
| 110 | %tmp99 = insertelement <4 x float> undef, float %tmp37, i32 0 |
| 111 | %tmp100 = insertelement <4 x float> %tmp99, float %tmp38, i32 1 |
| 112 | %tmp101 = insertelement <4 x float> %tmp100, float %tmp39, i32 2 |
| 113 | %tmp102 = insertelement <4 x float> %tmp101, float 0.000000e+00, i32 3 |
| 114 | %tmp103 = call float @llvm.r600.dot4(<4 x float> %tmp98, <4 x float> %tmp102) |
| 115 | %tmp104 = insertelement <4 x float> undef, float %tmp92, i32 0 |
| 116 | %tmp105 = insertelement <4 x float> %tmp104, float %tmp93, i32 1 |
| 117 | %tmp106 = insertelement <4 x float> %tmp105, float %tmp94, i32 2 |
| 118 | %tmp107 = insertelement <4 x float> %tmp106, float 0.000000e+00, i32 3 |
| 119 | %tmp108 = insertelement <4 x float> undef, float %tmp40, i32 0 |
| 120 | %tmp109 = insertelement <4 x float> %tmp108, float %tmp41, i32 1 |
| 121 | %tmp110 = insertelement <4 x float> %tmp109, float %tmp42, i32 2 |
| 122 | %tmp111 = insertelement <4 x float> %tmp110, float 0.000000e+00, i32 3 |
| 123 | %tmp112 = call float @llvm.r600.dot4(<4 x float> %tmp107, <4 x float> %tmp111) |
| 124 | %tmp113 = fsub float -0.000000e+00, %tmp92 |
| 125 | %tmp114 = fsub float -0.000000e+00, %tmp93 |
| 126 | %tmp115 = fsub float -0.000000e+00, %tmp94 |
| 127 | %tmp116 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 128 | %tmp117 = insertelement <4 x float> %tmp116, float %tmp35, i32 1 |
| 129 | %tmp118 = insertelement <4 x float> %tmp117, float %tmp36, i32 2 |
| 130 | %tmp119 = insertelement <4 x float> %tmp118, float 0.000000e+00, i32 3 |
| 131 | %tmp120 = insertelement <4 x float> undef, float %tmp113, i32 0 |
| 132 | %tmp121 = insertelement <4 x float> %tmp120, float %tmp114, i32 1 |
| 133 | %tmp122 = insertelement <4 x float> %tmp121, float %tmp115, i32 2 |
| 134 | %tmp123 = insertelement <4 x float> %tmp122, float 0.000000e+00, i32 3 |
| 135 | %tmp124 = call float @llvm.r600.dot4(<4 x float> %tmp119, <4 x float> %tmp123) |
| 136 | %tmp125 = fdiv float 1.000000e+00, %tmp124 |
| 137 | %tmp126 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5) |
| 138 | %tmp127 = extractelement <4 x float> %tmp126, i32 0 |
| 139 | %tmp128 = fmul float %tmp127, %tmp125 |
| 140 | %tmp129 = fmul float %tmp103, %tmp128 |
| 141 | %tmp130 = fmul float %tmp112, %tmp128 |
| 142 | %tmp131 = bitcast float %. to i32 |
| 143 | %tmp132 = sitofp i32 %tmp131 to float |
| 144 | %tmp133 = fdiv float 1.000000e+00, %tmp132 |
| 145 | %tmp134 = bitcast float %. to i32 |
| 146 | %tmp135 = add i32 %tmp134, -1 |
| 147 | %tmp136 = bitcast i32 %tmp135 to float |
| 148 | %tmp137 = bitcast float %tmp136 to i32 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 149 | br label %LOOP |
| 150 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 151 | ENDIF136: ; preds = %ENDIF154, %main_body |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 152 | %temp68.1 = phi float [ %tmp603, %ENDIF154 ], [ 0.000000e+00, %main_body ] |
| 153 | %temp69.0 = phi float [ %tmp605, %ENDIF154 ], [ 0.000000e+00, %main_body ] |
| 154 | %temp70.0 = phi float [ %tmp607, %ENDIF154 ], [ 1.000000e+00, %main_body ] |
| 155 | %tmp138 = fmul float %tmp26, 0x3F847AE140000000 |
| 156 | %tmp139 = fmul float %tmp27, 0x3F847AE140000000 |
| 157 | %tmp140 = fmul float %tmp28, 0x3F847AE140000000 |
| 158 | %tmp141 = insertelement <4 x float> undef, float %tmp138, i32 0 |
| 159 | %tmp142 = insertelement <4 x float> %tmp141, float %tmp139, i32 1 |
| 160 | %tmp143 = insertelement <4 x float> %tmp142, float %tmp140, i32 2 |
| 161 | %tmp144 = insertelement <4 x float> %tmp143, float 0.000000e+00, i32 3 |
| 162 | %tmp145 = extractelement <4 x float> %tmp144, i32 0 |
| 163 | %tmp146 = extractelement <4 x float> %tmp144, i32 1 |
| 164 | %tmp147 = extractelement <4 x float> %tmp144, i32 2 |
| 165 | %tmp148 = extractelement <4 x float> %tmp144, i32 3 |
| 166 | %tmp149 = insertelement <4 x float> undef, float %tmp145, i32 0 |
| 167 | %tmp150 = insertelement <4 x float> %tmp149, float %tmp146, i32 1 |
| 168 | %tmp151 = insertelement <4 x float> %tmp150, float %tmp147, i32 2 |
| 169 | %tmp152 = insertelement <4 x float> %tmp151, float %tmp148, i32 3 |
| 170 | %tmp153 = shufflevector <4 x float> %tmp152, <4 x float> %tmp152, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 171 | %tmp154 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp153, i32 0, i32 0, i32 0, i32 16, i32 0, i32 1, i32 1, i32 1, i32 1) |
| 172 | %tmp155 = extractelement <4 x float> %tmp154, i32 0 |
| 173 | %tmp156 = extractelement <4 x float> %tmp154, i32 1 |
| 174 | %tmp157 = extractelement <4 x float> %tmp154, i32 2 |
| 175 | %tmp158 = extractelement <4 x float> %tmp154, i32 3 |
| 176 | %tmp159 = fmul float %tmp26, 0x3F45A07B40000000 |
| 177 | %tmp160 = fmul float %tmp27, 0x3F45A07B40000000 |
| 178 | %tmp161 = fmul float %tmp28, 0x3F45A07B40000000 |
| 179 | %tmp162 = insertelement <4 x float> undef, float %tmp159, i32 0 |
| 180 | %tmp163 = insertelement <4 x float> %tmp162, float %tmp160, i32 1 |
| 181 | %tmp164 = insertelement <4 x float> %tmp163, float %tmp161, i32 2 |
| 182 | %tmp165 = insertelement <4 x float> %tmp164, float 0.000000e+00, i32 3 |
| 183 | %tmp166 = extractelement <4 x float> %tmp165, i32 0 |
| 184 | %tmp167 = extractelement <4 x float> %tmp165, i32 1 |
| 185 | %tmp168 = extractelement <4 x float> %tmp165, i32 2 |
| 186 | %tmp169 = extractelement <4 x float> %tmp165, i32 3 |
| 187 | %tmp170 = insertelement <4 x float> undef, float %tmp166, i32 0 |
| 188 | %tmp171 = insertelement <4 x float> %tmp170, float %tmp167, i32 1 |
| 189 | %tmp172 = insertelement <4 x float> %tmp171, float %tmp168, i32 2 |
| 190 | %tmp173 = insertelement <4 x float> %tmp172, float %tmp169, i32 3 |
| 191 | %tmp174 = shufflevector <4 x float> %tmp173, <4 x float> %tmp173, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 192 | %tmp175 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp174, i32 0, i32 0, i32 0, i32 16, i32 0, i32 1, i32 1, i32 1, i32 1) |
| 193 | %tmp176 = extractelement <4 x float> %tmp175, i32 0 |
| 194 | %tmp177 = extractelement <4 x float> %tmp175, i32 1 |
| 195 | %tmp178 = extractelement <4 x float> %tmp175, i32 2 |
| 196 | %tmp179 = extractelement <4 x float> %tmp175, i32 3 |
| 197 | %tmp180 = fmul float %tmp178, 3.000000e+03 |
| 198 | %tmp181 = fadd float %tmp180, %tmp28 |
| 199 | %tmp182 = fdiv float 1.000000e+00, %tmp33 |
| 200 | %tmp183 = fmul float %tmp32, %tmp182 |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 201 | %tmp184 = call float @llvm.fabs.f32(float %tmp183) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 202 | %tmp185 = fmul float %tmp176, 0x3FD99999A0000000 |
| 203 | %tmp186 = fadd float %tmp185, 0x3FAEB851E0000000 |
| 204 | %tmp187 = fmul float %tmp177, 0x3FE3333340000000 |
| 205 | %tmp188 = fadd float %tmp187, %tmp186 |
| 206 | %tmp189 = fmul float %tmp178, 2.000000e+00 |
| 207 | %tmp190 = fadd float %tmp189, %tmp188 |
| 208 | %tmp191 = fmul float %tmp179, 4.000000e+00 |
| 209 | %tmp192 = fadd float %tmp191, %tmp190 |
| 210 | %tmp193 = fmul float %tmp155, 0x3FB99999A0000000 |
| 211 | %tmp194 = fadd float %tmp193, %tmp192 |
| 212 | %tmp195 = fmul float %tmp156, 0x3FD99999A0000000 |
| 213 | %tmp196 = fadd float %tmp195, %tmp194 |
| 214 | %tmp197 = fmul float %tmp157, 0x3FE99999A0000000 |
| 215 | %tmp198 = fadd float %tmp197, %tmp196 |
| 216 | %tmp199 = fmul float %tmp158, 0x4000CCCCC0000000 |
| 217 | %tmp200 = fadd float %tmp199, %tmp198 |
| 218 | %tmp201 = fmul float 0xBE5EFB4CC0000000, %tmp184 |
| 219 | %tmp202 = fmul float %tmp201, %tmp184 |
| 220 | %tmp203 = call float @llvm.exp2.f32(float %tmp202) |
| 221 | %one.sub.a.i = fsub float 1.000000e+00, %tmp203 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 222 | %one.sub.ac.i = fmul float %one.sub.a.i, 0x3FA99999A0000000 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 223 | %mul.i = fmul float %tmp200, 0x3FA99999A0000000 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 224 | %result.i = fadd float %mul.i, %one.sub.ac.i |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 225 | %tmp204 = fadd float %result.i, 0x3FF4CCCCC0000000 |
| 226 | %tmp205 = fmul float %tmp204, 0x3FE1C71C80000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 227 | %max.0.i = call float @llvm.maxnum.f32(float %tmp205, float 0.000000e+00) |
| 228 | %clamp.i = call float @llvm.minnum.f32(float %max.0.i, float 1.000000e+00) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 229 | %tmp207 = fadd float %result.i, 0x3FF4CCCCC0000000 |
| 230 | %tmp208 = fmul float %tmp207, 0x3FE1C71C80000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 231 | %max.0.i15 = call float @llvm.maxnum.f32(float %tmp208, float 0.000000e+00) |
| 232 | %clamp.i16 = call float @llvm.minnum.f32(float %max.0.i15, float 1.000000e+00) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 233 | %tmp210 = fadd float %result.i, 2.000000e+00 |
| 234 | %tmp211 = fmul float %tmp210, 0x3FD611A7A0000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 235 | %max.0.i13 = call float @llvm.maxnum.f32(float %tmp211, float 0.000000e+00) |
| 236 | %clamp.i14 = call float @llvm.minnum.f32(float %max.0.i13, float 1.000000e+00) |
| 237 | %tmp213 = fmul float 2.000000e+00, %clamp.i |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 238 | %tmp214 = fsub float -0.000000e+00, %tmp213 |
| 239 | %tmp215 = fadd float 3.000000e+00, %tmp214 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 240 | %tmp216 = fmul float %clamp.i, %tmp215 |
| 241 | %tmp217 = fmul float %clamp.i, %tmp216 |
| 242 | %tmp218 = fmul float 2.000000e+00, %clamp.i16 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 243 | %tmp219 = fsub float -0.000000e+00, %tmp218 |
| 244 | %tmp220 = fadd float 3.000000e+00, %tmp219 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 245 | %tmp221 = fmul float %clamp.i16, %tmp220 |
| 246 | %tmp222 = fmul float %clamp.i16, %tmp221 |
| 247 | %tmp223 = fmul float 2.000000e+00, %clamp.i14 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 248 | %tmp224 = fsub float -0.000000e+00, %tmp223 |
| 249 | %tmp225 = fadd float 3.000000e+00, %tmp224 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 250 | %tmp226 = fmul float %clamp.i14, %tmp225 |
| 251 | %tmp227 = fmul float %clamp.i14, %tmp226 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 252 | %tmp228 = fmul float %tmp26, 0x3F368B5CC0000000 |
| 253 | %tmp229 = fmul float %tmp27, 0x3F368B5CC0000000 |
| 254 | %tmp230 = insertelement <4 x float> undef, float %tmp228, i32 0 |
| 255 | %tmp231 = insertelement <4 x float> %tmp230, float %tmp229, i32 1 |
| 256 | %tmp232 = insertelement <4 x float> %tmp231, float 0.000000e+00, i32 2 |
| 257 | %tmp233 = insertelement <4 x float> %tmp232, float 0.000000e+00, i32 3 |
| 258 | %tmp234 = extractelement <4 x float> %tmp233, i32 0 |
| 259 | %tmp235 = extractelement <4 x float> %tmp233, i32 1 |
| 260 | %tmp236 = insertelement <4 x float> undef, float %tmp234, i32 0 |
| 261 | %tmp237 = insertelement <4 x float> %tmp236, float %tmp235, i32 1 |
| 262 | %tmp238 = insertelement <4 x float> %tmp237, float undef, i32 2 |
| 263 | %tmp239 = insertelement <4 x float> %tmp238, float undef, i32 3 |
| 264 | %tmp240 = shufflevector <4 x float> %tmp239, <4 x float> %tmp239, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 265 | %tmp241 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp240, i32 0, i32 0, i32 0, i32 17, i32 1, i32 1, i32 1, i32 1, i32 1) |
| 266 | %tmp242 = extractelement <4 x float> %tmp241, i32 0 |
| 267 | %tmp243 = insertelement <4 x float> undef, float %tmp242, i32 0 |
| 268 | %tmp244 = insertelement <4 x float> %tmp243, float %tmp229, i32 1 |
| 269 | %tmp245 = insertelement <4 x float> %tmp244, float 0.000000e+00, i32 2 |
| 270 | %tmp246 = insertelement <4 x float> %tmp245, float 0.000000e+00, i32 3 |
| 271 | %tmp247 = extractelement <4 x float> %tmp246, i32 0 |
| 272 | %tmp248 = insertelement <4 x float> undef, float %tmp247, i32 0 |
| 273 | %tmp249 = insertelement <4 x float> %tmp248, float undef, i32 1 |
| 274 | %tmp250 = insertelement <4 x float> %tmp249, float undef, i32 2 |
| 275 | %tmp251 = insertelement <4 x float> %tmp250, float undef, i32 3 |
| 276 | %tmp252 = shufflevector <4 x float> %tmp251, <4 x float> %tmp251, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 277 | %tmp253 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp252, i32 0, i32 0, i32 0, i32 18, i32 2, i32 1, i32 1, i32 1, i32 1) |
| 278 | %tmp254 = extractelement <4 x float> %tmp253, i32 0 |
| 279 | %tmp255 = extractelement <4 x float> %tmp253, i32 1 |
| 280 | %tmp256 = extractelement <4 x float> %tmp253, i32 2 |
| 281 | %tmp257 = extractelement <4 x float> %tmp253, i32 3 |
| 282 | %tmp258 = fmul float %tmp254, %tmp217 |
| 283 | %tmp259 = fmul float %tmp255, %tmp222 |
| 284 | %tmp260 = fmul float %tmp256, %tmp227 |
| 285 | %tmp261 = fmul float %tmp257, 0.000000e+00 |
| 286 | %tmp262 = fadd float %result.i, 0x3FF4CCCCC0000000 |
| 287 | %tmp263 = fmul float %tmp262, 0x3FE1C71C80000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 288 | %max.0.i11 = call float @llvm.maxnum.f32(float %tmp263, float 0.000000e+00) |
| 289 | %clamp.i12 = call float @llvm.minnum.f32(float %max.0.i11, float 1.000000e+00) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 290 | %tmp265 = fadd float %result.i, 0x3FF4CCCCC0000000 |
| 291 | %tmp266 = fmul float %tmp265, 0x3FE1C71C80000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 292 | %max.0.i9 = call float @llvm.maxnum.f32(float %tmp266, float 0.000000e+00) |
| 293 | %clamp.i10 = call float @llvm.minnum.f32(float %max.0.i9, float 1.000000e+00) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 294 | %tmp268 = fadd float %result.i, 2.000000e+00 |
| 295 | %tmp269 = fmul float %tmp268, 0x3FD611A7A0000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 296 | %max.0.i7 = call float @llvm.maxnum.f32(float %tmp269, float 0.000000e+00) |
| 297 | %clamp.i8 = call float @llvm.minnum.f32(float %max.0.i7, float 1.000000e+00) |
| 298 | %tmp271 = fmul float 2.000000e+00, %clamp.i12 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 299 | %tmp272 = fsub float -0.000000e+00, %tmp271 |
| 300 | %tmp273 = fadd float 3.000000e+00, %tmp272 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 301 | %tmp274 = fmul float %clamp.i12, %tmp273 |
| 302 | %tmp275 = fmul float %clamp.i12, %tmp274 |
| 303 | %tmp276 = fmul float 2.000000e+00, %clamp.i10 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 304 | %tmp277 = fsub float -0.000000e+00, %tmp276 |
| 305 | %tmp278 = fadd float 3.000000e+00, %tmp277 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 306 | %tmp279 = fmul float %clamp.i10, %tmp278 |
| 307 | %tmp280 = fmul float %clamp.i10, %tmp279 |
| 308 | %tmp281 = fmul float 2.000000e+00, %clamp.i8 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 309 | %tmp282 = fsub float -0.000000e+00, %tmp281 |
| 310 | %tmp283 = fadd float 3.000000e+00, %tmp282 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 311 | %tmp284 = fmul float %clamp.i8, %tmp283 |
| 312 | %tmp285 = fmul float %clamp.i8, %tmp284 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 313 | %tmp286 = fmul float %tmp26, 0x3F22DFD6A0000000 |
| 314 | %tmp287 = fmul float %tmp27, 0x3F22DFD6A0000000 |
| 315 | %tmp288 = insertelement <4 x float> undef, float %tmp286, i32 0 |
| 316 | %tmp289 = insertelement <4 x float> %tmp288, float %tmp287, i32 1 |
| 317 | %tmp290 = insertelement <4 x float> %tmp289, float 0.000000e+00, i32 2 |
| 318 | %tmp291 = insertelement <4 x float> %tmp290, float 0.000000e+00, i32 3 |
| 319 | %tmp292 = extractelement <4 x float> %tmp291, i32 0 |
| 320 | %tmp293 = extractelement <4 x float> %tmp291, i32 1 |
| 321 | %tmp294 = insertelement <4 x float> undef, float %tmp292, i32 0 |
| 322 | %tmp295 = insertelement <4 x float> %tmp294, float %tmp293, i32 1 |
| 323 | %tmp296 = insertelement <4 x float> %tmp295, float undef, i32 2 |
| 324 | %tmp297 = insertelement <4 x float> %tmp296, float undef, i32 3 |
| 325 | %tmp298 = shufflevector <4 x float> %tmp297, <4 x float> %tmp297, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 326 | %tmp299 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp298, i32 0, i32 0, i32 0, i32 19, i32 3, i32 1, i32 1, i32 1, i32 1) |
| 327 | %tmp300 = extractelement <4 x float> %tmp299, i32 0 |
| 328 | %tmp301 = extractelement <4 x float> %tmp299, i32 1 |
| 329 | %tmp302 = extractelement <4 x float> %tmp299, i32 2 |
| 330 | %tmp303 = extractelement <4 x float> %tmp299, i32 3 |
| 331 | %tmp304 = fmul float %tmp300, %tmp275 |
| 332 | %tmp305 = fmul float %tmp301, %tmp280 |
| 333 | %tmp306 = fmul float %tmp302, %tmp285 |
| 334 | %tmp307 = fmul float %tmp303, 0.000000e+00 |
| 335 | %tmp308 = fmul float %temp68.1, %tmp37 |
| 336 | %tmp309 = fmul float %temp68.1, %tmp38 |
| 337 | %tmp310 = fmul float %temp68.1, %tmp39 |
| 338 | %tmp311 = fmul float %temp69.0, %tmp40 |
| 339 | %tmp312 = fadd float %tmp311, %tmp308 |
| 340 | %tmp313 = fmul float %temp69.0, %tmp41 |
| 341 | %tmp314 = fadd float %tmp313, %tmp309 |
| 342 | %tmp315 = fmul float %temp69.0, %tmp42 |
| 343 | %tmp316 = fadd float %tmp315, %tmp310 |
| 344 | %tmp317 = fmul float %temp70.0, %tmp34 |
| 345 | %tmp318 = fadd float %tmp317, %tmp312 |
| 346 | %tmp319 = fmul float %temp70.0, %tmp35 |
| 347 | %tmp320 = fadd float %tmp319, %tmp314 |
| 348 | %tmp321 = fmul float %temp70.0, %tmp36 |
| 349 | %tmp322 = fadd float %tmp321, %tmp316 |
| 350 | %tmp323 = insertelement <4 x float> undef, float %tmp318, i32 0 |
| 351 | %tmp324 = insertelement <4 x float> %tmp323, float %tmp320, i32 1 |
| 352 | %tmp325 = insertelement <4 x float> %tmp324, float %tmp322, i32 2 |
| 353 | %tmp326 = insertelement <4 x float> %tmp325, float 0.000000e+00, i32 3 |
| 354 | %tmp327 = insertelement <4 x float> undef, float %tmp318, i32 0 |
| 355 | %tmp328 = insertelement <4 x float> %tmp327, float %tmp320, i32 1 |
| 356 | %tmp329 = insertelement <4 x float> %tmp328, float %tmp322, i32 2 |
| 357 | %tmp330 = insertelement <4 x float> %tmp329, float 0.000000e+00, i32 3 |
| 358 | %tmp331 = call float @llvm.r600.dot4(<4 x float> %tmp326, <4 x float> %tmp330) |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 359 | %tmp332 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp331) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 360 | %tmp333 = fmul float %tmp318, %tmp332 |
| 361 | %tmp334 = fmul float %tmp320, %tmp332 |
| 362 | %tmp335 = fmul float %tmp322, %tmp332 |
| 363 | %tmp336 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6) |
| 364 | %tmp337 = extractelement <4 x float> %tmp336, i32 0 |
| 365 | %tmp338 = fsub float -0.000000e+00, %tmp337 |
| 366 | %tmp339 = fadd float 1.000000e+00, %tmp338 |
| 367 | %tmp340 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7) |
| 368 | %tmp341 = extractelement <4 x float> %tmp340, i32 0 |
| 369 | %tmp342 = fsub float -0.000000e+00, %tmp341 |
| 370 | %tmp343 = fadd float 1.000000e+00, %tmp342 |
| 371 | %tmp344 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8) |
| 372 | %tmp345 = extractelement <4 x float> %tmp344, i32 0 |
| 373 | %tmp346 = fsub float -0.000000e+00, %tmp345 |
| 374 | %tmp347 = fadd float 1.000000e+00, %tmp346 |
| 375 | %tmp348 = fsub float -0.000000e+00, %tmp339 |
| 376 | %tmp349 = fadd float %result.i, %tmp348 |
| 377 | %tmp350 = fsub float -0.000000e+00, %tmp343 |
| 378 | %tmp351 = fadd float %result.i, %tmp350 |
| 379 | %tmp352 = fadd float %tmp351, 0xBFE3333340000000 |
| 380 | %tmp353 = fsub float -0.000000e+00, %result.i |
| 381 | %tmp354 = fsub float -0.000000e+00, %tmp347 |
| 382 | %tmp355 = fadd float %tmp353, %tmp354 |
| 383 | %tmp356 = insertelement <4 x float> undef, float %tmp43, i32 0 |
| 384 | %tmp357 = insertelement <4 x float> %tmp356, float %tmp44, i32 1 |
| 385 | %tmp358 = insertelement <4 x float> %tmp357, float %tmp45, i32 2 |
| 386 | %tmp359 = insertelement <4 x float> %tmp358, float 0.000000e+00, i32 3 |
| 387 | %tmp360 = insertelement <4 x float> undef, float %tmp43, i32 0 |
| 388 | %tmp361 = insertelement <4 x float> %tmp360, float %tmp44, i32 1 |
| 389 | %tmp362 = insertelement <4 x float> %tmp361, float %tmp45, i32 2 |
| 390 | %tmp363 = insertelement <4 x float> %tmp362, float 0.000000e+00, i32 3 |
| 391 | %tmp364 = call float @llvm.r600.dot4(<4 x float> %tmp359, <4 x float> %tmp363) |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 392 | %tmp365 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp364) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 393 | %tmp366 = fmul float %tmp45, %tmp365 |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 394 | %tmp367 = call float @llvm.fabs.f32(float %tmp366) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 395 | %tmp368 = fmul float %tmp178, 0x3FECCCCCC0000000 |
| 396 | %tmp369 = fadd float %tmp368, %tmp367 |
| 397 | %tmp370 = fadd float %tmp369, 0xBFEFAE1480000000 |
| 398 | %tmp371 = fmul float %tmp370, 0xC023FFFFC0000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 399 | %max.0.i5 = call float @llvm.maxnum.f32(float %tmp371, float 0.000000e+00) |
| 400 | %clamp.i6 = call float @llvm.minnum.f32(float %max.0.i5, float 1.000000e+00) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 401 | %tmp373 = fsub float -0.000000e+00, %tmp339 |
| 402 | %tmp374 = fadd float %result.i, %tmp373 |
| 403 | %tmp375 = fadd float %tmp374, 0x3FBEB851E0000000 |
| 404 | %tmp376 = fsub float -0.000000e+00, %tmp343 |
| 405 | %tmp377 = fadd float %result.i, %tmp376 |
| 406 | %tmp378 = fadd float %tmp377, 0xBFE0A3D700000000 |
| 407 | %tmp379 = fsub float -0.000000e+00, %result.i |
| 408 | %tmp380 = fsub float -0.000000e+00, %tmp347 |
| 409 | %tmp381 = fadd float %tmp379, %tmp380 |
| 410 | %tmp382 = insertelement <4 x float> undef, float %tmp43, i32 0 |
| 411 | %tmp383 = insertelement <4 x float> %tmp382, float %tmp44, i32 1 |
| 412 | %tmp384 = insertelement <4 x float> %tmp383, float %tmp45, i32 2 |
| 413 | %tmp385 = insertelement <4 x float> %tmp384, float 0.000000e+00, i32 3 |
| 414 | %tmp386 = insertelement <4 x float> undef, float %tmp43, i32 0 |
| 415 | %tmp387 = insertelement <4 x float> %tmp386, float %tmp44, i32 1 |
| 416 | %tmp388 = insertelement <4 x float> %tmp387, float %tmp45, i32 2 |
| 417 | %tmp389 = insertelement <4 x float> %tmp388, float 0.000000e+00, i32 3 |
| 418 | %tmp390 = call float @llvm.r600.dot4(<4 x float> %tmp385, <4 x float> %tmp389) |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 419 | %tmp391 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp390) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 420 | %tmp392 = fmul float %tmp45, %tmp391 |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 421 | %tmp393 = call float @llvm.fabs.f32(float %tmp392) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 422 | %tmp394 = fmul float %tmp178, 0x3FF51EB860000000 |
| 423 | %tmp395 = fadd float %tmp394, %tmp393 |
| 424 | %tmp396 = fadd float %tmp395, 0xBFEFAE1480000000 |
| 425 | %tmp397 = fmul float %tmp396, 0xC0490001A0000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 426 | %max.0.i3 = call float @llvm.maxnum.f32(float %tmp397, float 0.000000e+00) |
| 427 | %clamp.i4 = call float @llvm.minnum.f32(float %max.0.i3, float 1.000000e+00) |
| 428 | %tmp399 = fmul float 2.000000e+00, %clamp.i6 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 429 | %tmp400 = fsub float -0.000000e+00, %tmp399 |
| 430 | %tmp401 = fadd float 3.000000e+00, %tmp400 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 431 | %tmp402 = fmul float %clamp.i6, %tmp401 |
| 432 | %tmp403 = fmul float %clamp.i6, %tmp402 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 433 | %one.sub.a.i169 = fsub float 1.000000e+00, %tmp403 |
| 434 | %one.sub.ac.i170 = fmul float %one.sub.a.i169, %tmp349 |
| 435 | %mul.i171 = fmul float %tmp258, %tmp349 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 436 | %result.i172 = fadd float %mul.i171, %one.sub.ac.i170 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 437 | %one.sub.a.i165 = fsub float 1.000000e+00, %tmp403 |
| 438 | %one.sub.ac.i166 = fmul float %one.sub.a.i165, %tmp352 |
| 439 | %mul.i167 = fmul float %tmp259, %tmp352 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 440 | %result.i168 = fadd float %mul.i167, %one.sub.ac.i166 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 441 | %one.sub.a.i161 = fsub float 1.000000e+00, %tmp403 |
| 442 | %one.sub.ac.i162 = fmul float %one.sub.a.i161, %tmp355 |
| 443 | %mul.i163 = fmul float %tmp260, %tmp355 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 444 | %result.i164 = fadd float %mul.i163, %one.sub.ac.i162 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 445 | %one.sub.a.i157 = fsub float 1.000000e+00, %tmp403 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 446 | %one.sub.ac.i158 = fmul float %one.sub.a.i157, 0.000000e+00 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 447 | %mul.i159 = fmul float %tmp261, 0.000000e+00 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 448 | %result.i160 = fadd float %mul.i159, %one.sub.ac.i158 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 449 | %tmp404 = fmul float 2.000000e+00, %clamp.i4 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 450 | %tmp405 = fsub float -0.000000e+00, %tmp404 |
| 451 | %tmp406 = fadd float 3.000000e+00, %tmp405 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 452 | %tmp407 = fmul float %clamp.i4, %tmp406 |
| 453 | %tmp408 = fmul float %clamp.i4, %tmp407 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 454 | %one.sub.a.i153 = fsub float 1.000000e+00, %tmp408 |
| 455 | %one.sub.ac.i154 = fmul float %one.sub.a.i153, %tmp375 |
| 456 | %mul.i155 = fmul float %tmp258, %tmp375 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 457 | %result.i156 = fadd float %mul.i155, %one.sub.ac.i154 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 458 | %one.sub.a.i149 = fsub float 1.000000e+00, %tmp408 |
| 459 | %one.sub.ac.i150 = fmul float %one.sub.a.i149, %tmp378 |
| 460 | %mul.i151 = fmul float %tmp259, %tmp378 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 461 | %result.i152 = fadd float %mul.i151, %one.sub.ac.i150 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 462 | %one.sub.a.i145 = fsub float 1.000000e+00, %tmp408 |
| 463 | %one.sub.ac.i146 = fmul float %one.sub.a.i145, %tmp381 |
| 464 | %mul.i147 = fmul float %tmp260, %tmp381 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 465 | %result.i148 = fadd float %mul.i147, %one.sub.ac.i146 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 466 | %one.sub.a.i141 = fsub float 1.000000e+00, %tmp408 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 467 | %one.sub.ac.i142 = fmul float %one.sub.a.i141, 0x3FD3333340000000 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 468 | %mul.i143 = fmul float %tmp261, 0x3FD3333340000000 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 469 | %result.i144 = fadd float %mul.i143, %one.sub.ac.i142 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 470 | %tmp409 = fcmp oge float 2.200000e+03, %tmp181 |
| 471 | %tmp410 = sext i1 %tmp409 to i32 |
| 472 | %tmp411 = bitcast i32 %tmp410 to float |
| 473 | %tmp412 = bitcast float %tmp411 to i32 |
| 474 | %tmp413 = icmp ne i32 %tmp412, 0 |
| 475 | br i1 %tmp413, label %IF161, label %ENDIF160 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 476 | |
| 477 | LOOP: ; preds = %ENDIF139, %IF137 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 478 | %temp88.0 = phi float [ 0.000000e+00, %IF137 ], [ %tmp443, %ENDIF139 ] |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 479 | %temp92.0 = phi float [ 1.000000e+00, %IF137 ], [ %.temp92.0, %ENDIF139 ] |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 480 | %temp96.0 = phi float [ 0.000000e+00, %IF137 ], [ %tmp475, %ENDIF139 ] |
| 481 | %tmp414 = bitcast float %temp96.0 to i32 |
| 482 | %tmp415 = icmp sge i32 %tmp414, %tmp137 |
| 483 | %tmp416 = sext i1 %tmp415 to i32 |
| 484 | %tmp417 = bitcast i32 %tmp416 to float |
| 485 | %tmp418 = bitcast float %tmp417 to i32 |
| 486 | %tmp419 = icmp ne i32 %tmp418, 0 |
| 487 | br i1 %tmp419, label %IF140, label %ENDIF139 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 488 | |
| 489 | IF140: ; preds = %LOOP |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 490 | %tmp420 = fmul float %tmp133, 5.000000e-01 |
| 491 | %tmp421 = fmul float %tmp129, %temp92.0 |
| 492 | %tmp422 = fadd float %tmp421, %tmp22 |
| 493 | %tmp423 = fmul float %tmp130, %temp92.0 |
| 494 | %tmp424 = fadd float %tmp423, %tmp23 |
| 495 | %tmp425 = insertelement <4 x float> undef, float %tmp422, i32 0 |
| 496 | %tmp426 = insertelement <4 x float> %tmp425, float %tmp424, i32 1 |
| 497 | %tmp427 = insertelement <4 x float> %tmp426, float 0.000000e+00, i32 2 |
| 498 | %tmp428 = insertelement <4 x float> %tmp427, float 0.000000e+00, i32 3 |
| 499 | %tmp429 = extractelement <4 x float> %tmp428, i32 0 |
| 500 | %tmp430 = extractelement <4 x float> %tmp428, i32 1 |
| 501 | %tmp431 = insertelement <4 x float> undef, float %tmp429, i32 0 |
| 502 | %tmp432 = insertelement <4 x float> %tmp431, float %tmp430, i32 1 |
| 503 | %tmp433 = insertelement <4 x float> %tmp432, float undef, i32 2 |
| 504 | %tmp434 = insertelement <4 x float> %tmp433, float undef, i32 3 |
| 505 | %tmp435 = shufflevector <4 x float> %tmp434, <4 x float> %tmp434, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 506 | %tmp436 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp435, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) |
| 507 | %tmp437 = extractelement <4 x float> %tmp436, i32 3 |
| 508 | %tmp438 = fcmp oge float %temp92.0, %tmp437 |
| 509 | %tmp439 = sext i1 %tmp438 to i32 |
| 510 | %tmp440 = bitcast i32 %tmp439 to float |
| 511 | %tmp441 = bitcast float %tmp440 to i32 |
| 512 | %tmp442 = icmp ne i32 %tmp441, 0 |
| 513 | br i1 %tmp442, label %IF146, label %ENDIF145 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 514 | |
| 515 | ENDIF139: ; preds = %LOOP |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 516 | %tmp443 = fadd float %temp88.0, %tmp133 |
| 517 | %tmp444 = fmul float %tmp129, %tmp443 |
| 518 | %tmp445 = fadd float %tmp444, %tmp22 |
| 519 | %tmp446 = fmul float %tmp130, %tmp443 |
| 520 | %tmp447 = fadd float %tmp446, %tmp23 |
| 521 | %tmp448 = insertelement <4 x float> undef, float %tmp445, i32 0 |
| 522 | %tmp449 = insertelement <4 x float> %tmp448, float %tmp447, i32 1 |
| 523 | %tmp450 = insertelement <4 x float> %tmp449, float 0.000000e+00, i32 2 |
| 524 | %tmp451 = insertelement <4 x float> %tmp450, float 0.000000e+00, i32 3 |
| 525 | %tmp452 = extractelement <4 x float> %tmp451, i32 0 |
| 526 | %tmp453 = extractelement <4 x float> %tmp451, i32 1 |
| 527 | %tmp454 = insertelement <4 x float> undef, float %tmp452, i32 0 |
| 528 | %tmp455 = insertelement <4 x float> %tmp454, float %tmp453, i32 1 |
| 529 | %tmp456 = insertelement <4 x float> %tmp455, float undef, i32 2 |
| 530 | %tmp457 = insertelement <4 x float> %tmp456, float undef, i32 3 |
| 531 | %tmp458 = shufflevector <4 x float> %tmp457, <4 x float> %tmp457, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 532 | %tmp459 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp458, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) |
| 533 | %tmp460 = extractelement <4 x float> %tmp459, i32 3 |
| 534 | %tmp461 = fcmp olt float 0x3FEFDF3B60000000, %temp92.0 |
| 535 | %tmp462 = sext i1 %tmp461 to i32 |
| 536 | %tmp463 = bitcast i32 %tmp462 to float |
| 537 | %tmp464 = fcmp oge float %tmp443, %tmp460 |
| 538 | %tmp465 = sext i1 %tmp464 to i32 |
| 539 | %tmp466 = bitcast i32 %tmp465 to float |
| 540 | %tmp467 = bitcast float %tmp463 to i32 |
| 541 | %tmp468 = bitcast float %tmp466 to i32 |
| 542 | %tmp469 = and i32 %tmp467, %tmp468 |
| 543 | %tmp470 = bitcast i32 %tmp469 to float |
| 544 | %tmp471 = bitcast float %tmp470 to i32 |
| 545 | %tmp472 = icmp ne i32 %tmp471, 0 |
| 546 | %.temp92.0 = select i1 %tmp472, float %tmp443, float %temp92.0 |
| 547 | %tmp473 = bitcast float %temp96.0 to i32 |
| 548 | %tmp474 = add i32 %tmp473, 1 |
| 549 | %tmp475 = bitcast i32 %tmp474 to float |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 550 | br label %LOOP |
| 551 | |
| 552 | IF146: ; preds = %IF140 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 553 | %tmp476 = fmul float 2.000000e+00, %tmp420 |
| 554 | %tmp477 = fsub float -0.000000e+00, %tmp476 |
| 555 | %tmp478 = fadd float %temp92.0, %tmp477 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 556 | br label %ENDIF145 |
| 557 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 558 | ENDIF145: ; preds = %IF146, %IF140 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 559 | %temp88.1 = phi float [ %tmp478, %IF146 ], [ %temp92.0, %IF140 ] |
| 560 | %tmp479 = fadd float %temp88.1, %tmp420 |
| 561 | %tmp480 = fmul float %tmp420, 5.000000e-01 |
| 562 | %tmp481 = fmul float %tmp129, %tmp479 |
| 563 | %tmp482 = fadd float %tmp481, %tmp22 |
| 564 | %tmp483 = fmul float %tmp130, %tmp479 |
| 565 | %tmp484 = fadd float %tmp483, %tmp23 |
| 566 | %tmp485 = insertelement <4 x float> undef, float %tmp482, i32 0 |
| 567 | %tmp486 = insertelement <4 x float> %tmp485, float %tmp484, i32 1 |
| 568 | %tmp487 = insertelement <4 x float> %tmp486, float 0.000000e+00, i32 2 |
| 569 | %tmp488 = insertelement <4 x float> %tmp487, float %tmp437, i32 3 |
| 570 | %tmp489 = extractelement <4 x float> %tmp488, i32 0 |
| 571 | %tmp490 = extractelement <4 x float> %tmp488, i32 1 |
| 572 | %tmp491 = insertelement <4 x float> undef, float %tmp489, i32 0 |
| 573 | %tmp492 = insertelement <4 x float> %tmp491, float %tmp490, i32 1 |
| 574 | %tmp493 = insertelement <4 x float> %tmp492, float undef, i32 2 |
| 575 | %tmp494 = insertelement <4 x float> %tmp493, float undef, i32 3 |
| 576 | %tmp495 = shufflevector <4 x float> %tmp494, <4 x float> %tmp494, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 577 | %tmp496 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp495, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) |
| 578 | %tmp497 = extractelement <4 x float> %tmp496, i32 3 |
| 579 | %tmp498 = fcmp oge float %tmp479, %tmp497 |
| 580 | %tmp499 = sext i1 %tmp498 to i32 |
| 581 | %tmp500 = bitcast i32 %tmp499 to float |
| 582 | %tmp501 = bitcast float %tmp500 to i32 |
| 583 | %tmp502 = icmp ne i32 %tmp501, 0 |
| 584 | br i1 %tmp502, label %IF149, label %ENDIF148 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 585 | |
| 586 | IF149: ; preds = %ENDIF145 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 587 | %tmp503 = fmul float 2.000000e+00, %tmp480 |
| 588 | %tmp504 = fsub float -0.000000e+00, %tmp503 |
| 589 | %tmp505 = fadd float %tmp479, %tmp504 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 590 | br label %ENDIF148 |
| 591 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 592 | ENDIF148: ; preds = %IF149, %ENDIF145 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 593 | %temp88.2 = phi float [ %tmp505, %IF149 ], [ %tmp479, %ENDIF145 ] |
| 594 | %temp92.2 = phi float [ %tmp479, %IF149 ], [ %temp92.0, %ENDIF145 ] |
| 595 | %tmp506 = fadd float %temp88.2, %tmp480 |
| 596 | %tmp507 = fmul float %tmp480, 5.000000e-01 |
| 597 | %tmp508 = fmul float %tmp129, %tmp506 |
| 598 | %tmp509 = fadd float %tmp508, %tmp22 |
| 599 | %tmp510 = fmul float %tmp130, %tmp506 |
| 600 | %tmp511 = fadd float %tmp510, %tmp23 |
| 601 | %tmp512 = insertelement <4 x float> undef, float %tmp509, i32 0 |
| 602 | %tmp513 = insertelement <4 x float> %tmp512, float %tmp511, i32 1 |
| 603 | %tmp514 = insertelement <4 x float> %tmp513, float 0.000000e+00, i32 2 |
| 604 | %tmp515 = insertelement <4 x float> %tmp514, float %tmp497, i32 3 |
| 605 | %tmp516 = extractelement <4 x float> %tmp515, i32 0 |
| 606 | %tmp517 = extractelement <4 x float> %tmp515, i32 1 |
| 607 | %tmp518 = insertelement <4 x float> undef, float %tmp516, i32 0 |
| 608 | %tmp519 = insertelement <4 x float> %tmp518, float %tmp517, i32 1 |
| 609 | %tmp520 = insertelement <4 x float> %tmp519, float undef, i32 2 |
| 610 | %tmp521 = insertelement <4 x float> %tmp520, float undef, i32 3 |
| 611 | %tmp522 = shufflevector <4 x float> %tmp521, <4 x float> %tmp521, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 612 | %tmp523 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp522, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) |
| 613 | %tmp524 = extractelement <4 x float> %tmp523, i32 3 |
| 614 | %tmp525 = fcmp oge float %tmp506, %tmp524 |
| 615 | %tmp526 = sext i1 %tmp525 to i32 |
| 616 | %tmp527 = bitcast i32 %tmp526 to float |
| 617 | %tmp528 = bitcast float %tmp527 to i32 |
| 618 | %tmp529 = icmp ne i32 %tmp528, 0 |
| 619 | br i1 %tmp529, label %IF152, label %ENDIF151 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 620 | |
| 621 | IF152: ; preds = %ENDIF148 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 622 | %tmp530 = fmul float 2.000000e+00, %tmp507 |
| 623 | %tmp531 = fsub float -0.000000e+00, %tmp530 |
| 624 | %tmp532 = fadd float %tmp506, %tmp531 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 625 | br label %ENDIF151 |
| 626 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 627 | ENDIF151: ; preds = %IF152, %ENDIF148 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 628 | %temp88.3 = phi float [ %tmp532, %IF152 ], [ %tmp506, %ENDIF148 ] |
| 629 | %temp92.3 = phi float [ %tmp506, %IF152 ], [ %temp92.2, %ENDIF148 ] |
| 630 | %tmp533 = fadd float %temp88.3, %tmp507 |
| 631 | %tmp534 = fmul float %tmp507, 5.000000e-01 |
| 632 | %tmp535 = fmul float %tmp129, %tmp533 |
| 633 | %tmp536 = fadd float %tmp535, %tmp22 |
| 634 | %tmp537 = fmul float %tmp130, %tmp533 |
| 635 | %tmp538 = fadd float %tmp537, %tmp23 |
| 636 | %tmp539 = insertelement <4 x float> undef, float %tmp536, i32 0 |
| 637 | %tmp540 = insertelement <4 x float> %tmp539, float %tmp538, i32 1 |
| 638 | %tmp541 = insertelement <4 x float> %tmp540, float 0.000000e+00, i32 2 |
| 639 | %tmp542 = insertelement <4 x float> %tmp541, float %tmp524, i32 3 |
| 640 | %tmp543 = extractelement <4 x float> %tmp542, i32 0 |
| 641 | %tmp544 = extractelement <4 x float> %tmp542, i32 1 |
| 642 | %tmp545 = insertelement <4 x float> undef, float %tmp543, i32 0 |
| 643 | %tmp546 = insertelement <4 x float> %tmp545, float %tmp544, i32 1 |
| 644 | %tmp547 = insertelement <4 x float> %tmp546, float undef, i32 2 |
| 645 | %tmp548 = insertelement <4 x float> %tmp547, float undef, i32 3 |
| 646 | %tmp549 = shufflevector <4 x float> %tmp548, <4 x float> %tmp548, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 647 | %tmp550 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp549, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) |
| 648 | %tmp551 = extractelement <4 x float> %tmp550, i32 3 |
| 649 | %tmp552 = fcmp oge float %tmp533, %tmp551 |
| 650 | %tmp553 = sext i1 %tmp552 to i32 |
| 651 | %tmp554 = bitcast i32 %tmp553 to float |
| 652 | %tmp555 = bitcast float %tmp554 to i32 |
| 653 | %tmp556 = icmp ne i32 %tmp555, 0 |
| 654 | br i1 %tmp556, label %IF155, label %ENDIF154 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 655 | |
| 656 | IF155: ; preds = %ENDIF151 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 657 | %tmp557 = fmul float 2.000000e+00, %tmp534 |
| 658 | %tmp558 = fsub float -0.000000e+00, %tmp557 |
| 659 | %tmp559 = fadd float %tmp533, %tmp558 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 660 | br label %ENDIF154 |
| 661 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 662 | ENDIF154: ; preds = %IF155, %ENDIF151 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 663 | %temp88.4 = phi float [ %tmp559, %IF155 ], [ %tmp533, %ENDIF151 ] |
| 664 | %temp92.4 = phi float [ %tmp533, %IF155 ], [ %temp92.3, %ENDIF151 ] |
| 665 | %tmp560 = fadd float %temp88.4, %tmp534 |
| 666 | %tmp561 = fmul float %tmp129, %tmp560 |
| 667 | %tmp562 = fadd float %tmp561, %tmp22 |
| 668 | %tmp563 = fmul float %tmp130, %tmp560 |
| 669 | %tmp564 = fadd float %tmp563, %tmp23 |
| 670 | %tmp565 = insertelement <4 x float> undef, float %tmp562, i32 0 |
| 671 | %tmp566 = insertelement <4 x float> %tmp565, float %tmp564, i32 1 |
| 672 | %tmp567 = insertelement <4 x float> %tmp566, float 0.000000e+00, i32 2 |
| 673 | %tmp568 = insertelement <4 x float> %tmp567, float %tmp551, i32 3 |
| 674 | %tmp569 = extractelement <4 x float> %tmp568, i32 0 |
| 675 | %tmp570 = extractelement <4 x float> %tmp568, i32 1 |
| 676 | %tmp571 = insertelement <4 x float> undef, float %tmp569, i32 0 |
| 677 | %tmp572 = insertelement <4 x float> %tmp571, float %tmp570, i32 1 |
| 678 | %tmp573 = insertelement <4 x float> %tmp572, float undef, i32 2 |
| 679 | %tmp574 = insertelement <4 x float> %tmp573, float undef, i32 3 |
| 680 | %tmp575 = shufflevector <4 x float> %tmp574, <4 x float> %tmp574, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 681 | %tmp576 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp575, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) |
| 682 | %tmp577 = extractelement <4 x float> %tmp576, i32 3 |
| 683 | %tmp578 = fcmp oge float %tmp560, %tmp577 |
| 684 | %tmp579 = sext i1 %tmp578 to i32 |
| 685 | %tmp580 = bitcast i32 %tmp579 to float |
| 686 | %tmp581 = bitcast float %tmp580 to i32 |
| 687 | %tmp582 = icmp ne i32 %tmp581, 0 |
| 688 | %.temp92.4 = select i1 %tmp582, float %tmp560, float %temp92.4 |
| 689 | %tmp583 = fmul float %tmp129, %.temp92.4 |
| 690 | %tmp584 = fadd float %tmp583, %tmp22 |
| 691 | %tmp585 = fmul float %tmp130, %.temp92.4 |
| 692 | %tmp586 = fadd float %tmp585, %tmp23 |
| 693 | %tmp587 = insertelement <4 x float> undef, float %tmp584, i32 0 |
| 694 | %tmp588 = insertelement <4 x float> %tmp587, float %tmp586, i32 1 |
| 695 | %tmp589 = insertelement <4 x float> %tmp588, float 0.000000e+00, i32 2 |
| 696 | %tmp590 = insertelement <4 x float> %tmp589, float %tmp577, i32 3 |
| 697 | %tmp591 = extractelement <4 x float> %tmp590, i32 0 |
| 698 | %tmp592 = extractelement <4 x float> %tmp590, i32 1 |
| 699 | %tmp593 = insertelement <4 x float> undef, float %tmp591, i32 0 |
| 700 | %tmp594 = insertelement <4 x float> %tmp593, float %tmp592, i32 1 |
| 701 | %tmp595 = insertelement <4 x float> %tmp594, float undef, i32 2 |
| 702 | %tmp596 = insertelement <4 x float> %tmp595, float undef, i32 3 |
| 703 | %tmp597 = shufflevector <4 x float> %tmp596, <4 x float> %tmp596, <4 x i32> <i32 0, i32 1, i32 2, i32 3> |
| 704 | %tmp598 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp597, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) |
| 705 | %tmp599 = extractelement <4 x float> %tmp598, i32 0 |
| 706 | %tmp600 = extractelement <4 x float> %tmp598, i32 1 |
| 707 | %tmp601 = extractelement <4 x float> %tmp598, i32 2 |
| 708 | %tmp602 = fmul float %tmp599, 2.000000e+00 |
| 709 | %tmp603 = fadd float %tmp602, -1.000000e+00 |
| 710 | %tmp604 = fmul float %tmp600, 2.000000e+00 |
| 711 | %tmp605 = fadd float %tmp604, -1.000000e+00 |
| 712 | %tmp606 = fmul float %tmp601, 2.000000e+00 |
| 713 | %tmp607 = fadd float %tmp606, -1.000000e+00 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 714 | br label %ENDIF136 |
| 715 | |
| 716 | IF161: ; preds = %ENDIF136 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 717 | %tmp608 = fmul float %result.i, 0x3FB99999A0000000 |
| 718 | %tmp609 = fcmp uge float 0x3FE4CCCCC0000000, %tmp608 |
| 719 | %tmp610 = select i1 %tmp609, float 0x3FE4CCCCC0000000, float %tmp608 |
| 720 | %tmp611 = fcmp uge float %tmp610, 5.000000e-01 |
| 721 | %tmp612 = select i1 %tmp611, float 5.000000e-01, float %tmp610 |
| 722 | %one.sub.a.i137 = fsub float 1.000000e+00, %tmp612 |
| 723 | %one.sub.ac.i138 = fmul float %one.sub.a.i137, %tmp304 |
| 724 | %mul.i139 = fmul float %result.i172, %tmp304 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 725 | %result.i140 = fadd float %mul.i139, %one.sub.ac.i138 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 726 | %one.sub.a.i133 = fsub float 1.000000e+00, %tmp612 |
| 727 | %one.sub.ac.i134 = fmul float %one.sub.a.i133, %tmp305 |
| 728 | %mul.i135 = fmul float %result.i168, %tmp305 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 729 | %result.i136 = fadd float %mul.i135, %one.sub.ac.i134 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 730 | %one.sub.a.i129 = fsub float 1.000000e+00, %tmp612 |
| 731 | %one.sub.ac.i130 = fmul float %one.sub.a.i129, %tmp306 |
| 732 | %mul.i131 = fmul float %result.i164, %tmp306 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 733 | %result.i132 = fadd float %mul.i131, %one.sub.ac.i130 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 734 | %one.sub.a.i125 = fsub float 1.000000e+00, %tmp612 |
| 735 | %one.sub.ac.i126 = fmul float %one.sub.a.i125, %tmp307 |
| 736 | %mul.i127 = fmul float %result.i160, %tmp307 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 737 | %result.i128 = fadd float %mul.i127, %one.sub.ac.i126 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 738 | %tmp613 = insertelement <4 x float> undef, float %tmp333, i32 0 |
| 739 | %tmp614 = insertelement <4 x float> %tmp613, float %tmp334, i32 1 |
| 740 | %tmp615 = insertelement <4 x float> %tmp614, float %tmp335, i32 2 |
| 741 | %tmp616 = insertelement <4 x float> %tmp615, float 0.000000e+00, i32 3 |
| 742 | %tmp617 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 743 | %tmp618 = insertelement <4 x float> %tmp617, float %tmp65, i32 1 |
| 744 | %tmp619 = insertelement <4 x float> %tmp618, float %tmp67, i32 2 |
| 745 | %tmp620 = insertelement <4 x float> %tmp619, float 0.000000e+00, i32 3 |
| 746 | %tmp621 = call float @llvm.r600.dot4(<4 x float> %tmp616, <4 x float> %tmp620) |
| 747 | %tmp622 = fcmp uge float 0x3FE6666660000000, %tmp621 |
| 748 | %tmp623 = select i1 %tmp622, float 0x3FE6666660000000, float %tmp621 |
| 749 | %tmp624 = fmul float %tmp8, %tmp623 |
| 750 | %tmp625 = fmul float %tmp13, %tmp623 |
| 751 | %tmp626 = fmul float %tmp18, %tmp623 |
| 752 | %tmp627 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 753 | %tmp628 = insertelement <4 x float> %tmp627, float %tmp35, i32 1 |
| 754 | %tmp629 = insertelement <4 x float> %tmp628, float %tmp36, i32 2 |
| 755 | %tmp630 = insertelement <4 x float> %tmp629, float 0.000000e+00, i32 3 |
| 756 | %tmp631 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 757 | %tmp632 = insertelement <4 x float> %tmp631, float %tmp65, i32 1 |
| 758 | %tmp633 = insertelement <4 x float> %tmp632, float %tmp67, i32 2 |
| 759 | %tmp634 = insertelement <4 x float> %tmp633, float 0.000000e+00, i32 3 |
| 760 | %tmp635 = call float @llvm.r600.dot4(<4 x float> %tmp630, <4 x float> %tmp634) |
| 761 | %tmp636 = fcmp uge float 0x3FECCCCCC0000000, %tmp635 |
| 762 | %tmp637 = select i1 %tmp636, float 0x3FECCCCCC0000000, float %tmp635 |
| 763 | %tmp638 = fmul float %tmp624, %tmp637 |
| 764 | %tmp639 = fmul float %tmp625, %tmp637 |
| 765 | %tmp640 = fmul float %tmp626, %tmp637 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 766 | br label %ENDIF160 |
| 767 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 768 | ENDIF160: ; preds = %IF161, %ENDIF136 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 769 | %temp84.0 = phi float [ %result.i140, %IF161 ], [ %tmp258, %ENDIF136 ] |
| 770 | %temp85.0 = phi float [ %result.i136, %IF161 ], [ %tmp259, %ENDIF136 ] |
| 771 | %temp86.0 = phi float [ %result.i132, %IF161 ], [ %tmp260, %ENDIF136 ] |
| 772 | %temp87.0 = phi float [ %result.i128, %IF161 ], [ %tmp261, %ENDIF136 ] |
| 773 | %temp92.6 = phi float [ %tmp638, %IF161 ], [ %tmp411, %ENDIF136 ] |
| 774 | %temp93.0 = phi float [ %tmp639, %IF161 ], [ 0.000000e+00, %ENDIF136 ] |
| 775 | %temp94.0 = phi float [ %tmp640, %IF161 ], [ 0.000000e+00, %ENDIF136 ] |
| 776 | %tmp641 = fcmp olt float 2.200000e+03, %tmp181 |
| 777 | %tmp642 = sext i1 %tmp641 to i32 |
| 778 | %tmp643 = bitcast i32 %tmp642 to float |
| 779 | %tmp644 = fcmp olt float %tmp181, 2.300000e+03 |
| 780 | %tmp645 = sext i1 %tmp644 to i32 |
| 781 | %tmp646 = bitcast i32 %tmp645 to float |
| 782 | %tmp647 = bitcast float %tmp643 to i32 |
| 783 | %tmp648 = bitcast float %tmp646 to i32 |
| 784 | %tmp649 = and i32 %tmp647, %tmp648 |
| 785 | %tmp650 = bitcast i32 %tmp649 to float |
| 786 | %tmp651 = bitcast float %tmp650 to i32 |
| 787 | %tmp652 = icmp ne i32 %tmp651, 0 |
| 788 | br i1 %tmp652, label %IF164, label %ENDIF163 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 789 | |
| 790 | IF164: ; preds = %ENDIF160 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 791 | %tmp653 = fmul float %result.i, 5.000000e-01 |
| 792 | %tmp654 = fcmp uge float 0x3FE4CCCCC0000000, %tmp653 |
| 793 | %tmp655 = select i1 %tmp654, float 0x3FE4CCCCC0000000, float %tmp653 |
| 794 | %tmp656 = fcmp uge float %tmp655, 0x3FD6666660000000 |
| 795 | %tmp657 = select i1 %tmp656, float 0x3FD6666660000000, float %tmp655 |
| 796 | %one.sub.a.i121 = fsub float 1.000000e+00, %tmp657 |
| 797 | %one.sub.ac.i122 = fmul float %one.sub.a.i121, %tmp304 |
| 798 | %mul.i123 = fmul float %result.i172, %tmp304 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 799 | %result.i124 = fadd float %mul.i123, %one.sub.ac.i122 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 800 | %one.sub.a.i117 = fsub float 1.000000e+00, %tmp657 |
| 801 | %one.sub.ac.i118 = fmul float %one.sub.a.i117, %tmp305 |
| 802 | %mul.i119 = fmul float %result.i168, %tmp305 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 803 | %result.i120 = fadd float %mul.i119, %one.sub.ac.i118 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 804 | %one.sub.a.i113 = fsub float 1.000000e+00, %tmp657 |
| 805 | %one.sub.ac.i114 = fmul float %one.sub.a.i113, %tmp306 |
| 806 | %mul.i115 = fmul float %result.i164, %tmp306 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 807 | %result.i116 = fadd float %mul.i115, %one.sub.ac.i114 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 808 | %one.sub.a.i109 = fsub float 1.000000e+00, %tmp657 |
| 809 | %one.sub.ac.i110 = fmul float %one.sub.a.i109, %tmp307 |
| 810 | %mul.i111 = fmul float %result.i160, %tmp307 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 811 | %result.i112 = fadd float %mul.i111, %one.sub.ac.i110 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 812 | %tmp658 = insertelement <4 x float> undef, float %tmp333, i32 0 |
| 813 | %tmp659 = insertelement <4 x float> %tmp658, float %tmp334, i32 1 |
| 814 | %tmp660 = insertelement <4 x float> %tmp659, float %tmp335, i32 2 |
| 815 | %tmp661 = insertelement <4 x float> %tmp660, float 0.000000e+00, i32 3 |
| 816 | %tmp662 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 817 | %tmp663 = insertelement <4 x float> %tmp662, float %tmp65, i32 1 |
| 818 | %tmp664 = insertelement <4 x float> %tmp663, float %tmp67, i32 2 |
| 819 | %tmp665 = insertelement <4 x float> %tmp664, float 0.000000e+00, i32 3 |
| 820 | %tmp666 = call float @llvm.r600.dot4(<4 x float> %tmp661, <4 x float> %tmp665) |
| 821 | %tmp667 = fcmp uge float 0x3FE6666660000000, %tmp666 |
| 822 | %tmp668 = select i1 %tmp667, float 0x3FE6666660000000, float %tmp666 |
| 823 | %tmp669 = fmul float %tmp8, %tmp668 |
| 824 | %tmp670 = fmul float %tmp13, %tmp668 |
| 825 | %tmp671 = fmul float %tmp18, %tmp668 |
| 826 | %tmp672 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 827 | %tmp673 = insertelement <4 x float> %tmp672, float %tmp35, i32 1 |
| 828 | %tmp674 = insertelement <4 x float> %tmp673, float %tmp36, i32 2 |
| 829 | %tmp675 = insertelement <4 x float> %tmp674, float 0.000000e+00, i32 3 |
| 830 | %tmp676 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 831 | %tmp677 = insertelement <4 x float> %tmp676, float %tmp65, i32 1 |
| 832 | %tmp678 = insertelement <4 x float> %tmp677, float %tmp67, i32 2 |
| 833 | %tmp679 = insertelement <4 x float> %tmp678, float 0.000000e+00, i32 3 |
| 834 | %tmp680 = call float @llvm.r600.dot4(<4 x float> %tmp675, <4 x float> %tmp679) |
| 835 | %tmp681 = fcmp uge float 0x3FECCCCCC0000000, %tmp680 |
| 836 | %tmp682 = select i1 %tmp681, float 0x3FECCCCCC0000000, float %tmp680 |
| 837 | %tmp683 = fmul float %tmp669, %tmp682 |
| 838 | %tmp684 = fmul float %tmp670, %tmp682 |
| 839 | %tmp685 = fmul float %tmp671, %tmp682 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 840 | br label %ENDIF163 |
| 841 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 842 | ENDIF163: ; preds = %IF164, %ENDIF160 |
| 843 | %temp84.1 = phi float [ %result.i124, %IF164 ], [ %temp84.0, %ENDIF160 ] |
| 844 | %temp85.1 = phi float [ %result.i120, %IF164 ], [ %temp85.0, %ENDIF160 ] |
| 845 | %temp86.1 = phi float [ %result.i116, %IF164 ], [ %temp86.0, %ENDIF160 ] |
| 846 | %temp87.1 = phi float [ %result.i112, %IF164 ], [ %temp87.0, %ENDIF160 ] |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 847 | %temp92.7 = phi float [ %tmp683, %IF164 ], [ %temp92.6, %ENDIF160 ] |
| 848 | %temp93.1 = phi float [ %tmp684, %IF164 ], [ %temp93.0, %ENDIF160 ] |
| 849 | %temp94.1 = phi float [ %tmp685, %IF164 ], [ %temp94.0, %ENDIF160 ] |
| 850 | %tmp686 = fcmp oge float %tmp181, 2.300000e+03 |
| 851 | %tmp687 = sext i1 %tmp686 to i32 |
| 852 | %tmp688 = bitcast i32 %tmp687 to float |
| 853 | %tmp689 = fcmp olt float %tmp181, 2.480000e+03 |
| 854 | %tmp690 = sext i1 %tmp689 to i32 |
| 855 | %tmp691 = bitcast i32 %tmp690 to float |
| 856 | %tmp692 = bitcast float %tmp688 to i32 |
| 857 | %tmp693 = bitcast float %tmp691 to i32 |
| 858 | %tmp694 = and i32 %tmp692, %tmp693 |
| 859 | %tmp695 = bitcast i32 %tmp694 to float |
| 860 | %tmp696 = bitcast float %tmp695 to i32 |
| 861 | %tmp697 = icmp ne i32 %tmp696, 0 |
| 862 | br i1 %tmp697, label %IF167, label %ENDIF166 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 863 | |
| 864 | IF167: ; preds = %ENDIF163 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 865 | %tmp698 = fmul float %result.i, 5.000000e-01 |
| 866 | %tmp699 = fcmp uge float 0x3FE4CCCCC0000000, %tmp698 |
| 867 | %tmp700 = select i1 %tmp699, float 0x3FE4CCCCC0000000, float %tmp698 |
| 868 | %tmp701 = fcmp uge float %tmp700, 0x3FD3333340000000 |
| 869 | %tmp702 = select i1 %tmp701, float 0x3FD3333340000000, float %tmp700 |
| 870 | %one.sub.a.i105 = fsub float 1.000000e+00, %tmp702 |
| 871 | %one.sub.ac.i106 = fmul float %one.sub.a.i105, %tmp304 |
| 872 | %mul.i107 = fmul float %result.i156, %tmp304 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 873 | %result.i108 = fadd float %mul.i107, %one.sub.ac.i106 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 874 | %one.sub.a.i101 = fsub float 1.000000e+00, %tmp702 |
| 875 | %one.sub.ac.i102 = fmul float %one.sub.a.i101, %tmp305 |
| 876 | %mul.i103 = fmul float %result.i152, %tmp305 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 877 | %result.i104 = fadd float %mul.i103, %one.sub.ac.i102 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 878 | %one.sub.a.i97 = fsub float 1.000000e+00, %tmp702 |
| 879 | %one.sub.ac.i98 = fmul float %one.sub.a.i97, %tmp306 |
| 880 | %mul.i99 = fmul float %result.i148, %tmp306 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 881 | %result.i100 = fadd float %mul.i99, %one.sub.ac.i98 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 882 | %one.sub.a.i93 = fsub float 1.000000e+00, %tmp702 |
| 883 | %one.sub.ac.i94 = fmul float %one.sub.a.i93, %tmp307 |
| 884 | %mul.i95 = fmul float %result.i144, %tmp307 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 885 | %result.i96 = fadd float %mul.i95, %one.sub.ac.i94 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 886 | %tmp703 = insertelement <4 x float> undef, float %tmp333, i32 0 |
| 887 | %tmp704 = insertelement <4 x float> %tmp703, float %tmp334, i32 1 |
| 888 | %tmp705 = insertelement <4 x float> %tmp704, float %tmp335, i32 2 |
| 889 | %tmp706 = insertelement <4 x float> %tmp705, float 0.000000e+00, i32 3 |
| 890 | %tmp707 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 891 | %tmp708 = insertelement <4 x float> %tmp707, float %tmp65, i32 1 |
| 892 | %tmp709 = insertelement <4 x float> %tmp708, float %tmp67, i32 2 |
| 893 | %tmp710 = insertelement <4 x float> %tmp709, float 0.000000e+00, i32 3 |
| 894 | %tmp711 = call float @llvm.r600.dot4(<4 x float> %tmp706, <4 x float> %tmp710) |
| 895 | %tmp712 = fcmp uge float 0x3FEB333340000000, %tmp711 |
| 896 | %tmp713 = select i1 %tmp712, float 0x3FEB333340000000, float %tmp711 |
| 897 | %tmp714 = fmul float %tmp8, %tmp713 |
| 898 | %tmp715 = fmul float %tmp13, %tmp713 |
| 899 | %tmp716 = fmul float %tmp18, %tmp713 |
| 900 | %tmp717 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 901 | %tmp718 = insertelement <4 x float> %tmp717, float %tmp35, i32 1 |
| 902 | %tmp719 = insertelement <4 x float> %tmp718, float %tmp36, i32 2 |
| 903 | %tmp720 = insertelement <4 x float> %tmp719, float 0.000000e+00, i32 3 |
| 904 | %tmp721 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 905 | %tmp722 = insertelement <4 x float> %tmp721, float %tmp65, i32 1 |
| 906 | %tmp723 = insertelement <4 x float> %tmp722, float %tmp67, i32 2 |
| 907 | %tmp724 = insertelement <4 x float> %tmp723, float 0.000000e+00, i32 3 |
| 908 | %tmp725 = call float @llvm.r600.dot4(<4 x float> %tmp720, <4 x float> %tmp724) |
| 909 | %tmp726 = fcmp uge float 0x3FECCCCCC0000000, %tmp725 |
| 910 | %tmp727 = select i1 %tmp726, float 0x3FECCCCCC0000000, float %tmp725 |
| 911 | %tmp728 = fmul float %tmp714, %tmp727 |
| 912 | %tmp729 = fmul float %tmp715, %tmp727 |
| 913 | %tmp730 = fmul float %tmp716, %tmp727 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 914 | br label %ENDIF166 |
| 915 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 916 | ENDIF166: ; preds = %IF167, %ENDIF163 |
| 917 | %temp84.2 = phi float [ %result.i108, %IF167 ], [ %temp84.1, %ENDIF163 ] |
| 918 | %temp85.2 = phi float [ %result.i104, %IF167 ], [ %temp85.1, %ENDIF163 ] |
| 919 | %temp86.2 = phi float [ %result.i100, %IF167 ], [ %temp86.1, %ENDIF163 ] |
| 920 | %temp87.2 = phi float [ %result.i96, %IF167 ], [ %temp87.1, %ENDIF163 ] |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 921 | %temp92.8 = phi float [ %tmp728, %IF167 ], [ %temp92.7, %ENDIF163 ] |
| 922 | %temp93.2 = phi float [ %tmp729, %IF167 ], [ %temp93.1, %ENDIF163 ] |
| 923 | %temp94.2 = phi float [ %tmp730, %IF167 ], [ %temp94.1, %ENDIF163 ] |
| 924 | %tmp731 = fcmp oge float %tmp181, 2.480000e+03 |
| 925 | %tmp732 = sext i1 %tmp731 to i32 |
| 926 | %tmp733 = bitcast i32 %tmp732 to float |
| 927 | %tmp734 = fcmp olt float %tmp181, 2.530000e+03 |
| 928 | %tmp735 = sext i1 %tmp734 to i32 |
| 929 | %tmp736 = bitcast i32 %tmp735 to float |
| 930 | %tmp737 = bitcast float %tmp733 to i32 |
| 931 | %tmp738 = bitcast float %tmp736 to i32 |
| 932 | %tmp739 = and i32 %tmp737, %tmp738 |
| 933 | %tmp740 = bitcast i32 %tmp739 to float |
| 934 | %tmp741 = bitcast float %tmp740 to i32 |
| 935 | %tmp742 = icmp ne i32 %tmp741, 0 |
| 936 | br i1 %tmp742, label %IF170, label %ENDIF169 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 937 | |
| 938 | IF170: ; preds = %ENDIF166 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 939 | %tmp743 = fmul float %result.i, 5.000000e-01 |
| 940 | %tmp744 = fcmp uge float 0x3FE4CCCCC0000000, %tmp743 |
| 941 | %tmp745 = select i1 %tmp744, float 0x3FE4CCCCC0000000, float %tmp743 |
| 942 | %tmp746 = fcmp uge float %tmp745, 0x3FC99999A0000000 |
| 943 | %tmp747 = select i1 %tmp746, float 0x3FC99999A0000000, float %tmp745 |
| 944 | %one.sub.a.i89 = fsub float 1.000000e+00, %tmp747 |
| 945 | %one.sub.ac.i90 = fmul float %one.sub.a.i89, %tmp304 |
| 946 | %mul.i91 = fmul float %result.i156, %tmp304 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 947 | %result.i92 = fadd float %mul.i91, %one.sub.ac.i90 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 948 | %one.sub.a.i85 = fsub float 1.000000e+00, %tmp747 |
| 949 | %one.sub.ac.i86 = fmul float %one.sub.a.i85, %tmp305 |
| 950 | %mul.i87 = fmul float %result.i152, %tmp305 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 951 | %result.i88 = fadd float %mul.i87, %one.sub.ac.i86 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 952 | %one.sub.a.i81 = fsub float 1.000000e+00, %tmp747 |
| 953 | %one.sub.ac.i82 = fmul float %one.sub.a.i81, %tmp306 |
| 954 | %mul.i83 = fmul float %result.i148, %tmp306 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 955 | %result.i84 = fadd float %mul.i83, %one.sub.ac.i82 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 956 | %one.sub.a.i77 = fsub float 1.000000e+00, %tmp747 |
| 957 | %one.sub.ac.i78 = fmul float %one.sub.a.i77, %tmp307 |
| 958 | %mul.i79 = fmul float %result.i144, %tmp307 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 959 | %result.i80 = fadd float %mul.i79, %one.sub.ac.i78 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 960 | %tmp748 = insertelement <4 x float> undef, float %tmp333, i32 0 |
| 961 | %tmp749 = insertelement <4 x float> %tmp748, float %tmp334, i32 1 |
| 962 | %tmp750 = insertelement <4 x float> %tmp749, float %tmp335, i32 2 |
| 963 | %tmp751 = insertelement <4 x float> %tmp750, float 0.000000e+00, i32 3 |
| 964 | %tmp752 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 965 | %tmp753 = insertelement <4 x float> %tmp752, float %tmp65, i32 1 |
| 966 | %tmp754 = insertelement <4 x float> %tmp753, float %tmp67, i32 2 |
| 967 | %tmp755 = insertelement <4 x float> %tmp754, float 0.000000e+00, i32 3 |
| 968 | %tmp756 = call float @llvm.r600.dot4(<4 x float> %tmp751, <4 x float> %tmp755) |
| 969 | %tmp757 = fcmp uge float 0x3FEB333340000000, %tmp756 |
| 970 | %tmp758 = select i1 %tmp757, float 0x3FEB333340000000, float %tmp756 |
| 971 | %tmp759 = fmul float %tmp8, %tmp758 |
| 972 | %tmp760 = fmul float %tmp13, %tmp758 |
| 973 | %tmp761 = fmul float %tmp18, %tmp758 |
| 974 | %tmp762 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 975 | %tmp763 = insertelement <4 x float> %tmp762, float %tmp35, i32 1 |
| 976 | %tmp764 = insertelement <4 x float> %tmp763, float %tmp36, i32 2 |
| 977 | %tmp765 = insertelement <4 x float> %tmp764, float 0.000000e+00, i32 3 |
| 978 | %tmp766 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 979 | %tmp767 = insertelement <4 x float> %tmp766, float %tmp65, i32 1 |
| 980 | %tmp768 = insertelement <4 x float> %tmp767, float %tmp67, i32 2 |
| 981 | %tmp769 = insertelement <4 x float> %tmp768, float 0.000000e+00, i32 3 |
| 982 | %tmp770 = call float @llvm.r600.dot4(<4 x float> %tmp765, <4 x float> %tmp769) |
| 983 | %tmp771 = fcmp uge float 0x3FECCCCCC0000000, %tmp770 |
| 984 | %tmp772 = select i1 %tmp771, float 0x3FECCCCCC0000000, float %tmp770 |
| 985 | %tmp773 = fmul float %tmp759, %tmp772 |
| 986 | %tmp774 = fmul float %tmp760, %tmp772 |
| 987 | %tmp775 = fmul float %tmp761, %tmp772 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 988 | br label %ENDIF169 |
| 989 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 990 | ENDIF169: ; preds = %IF170, %ENDIF166 |
| 991 | %temp84.3 = phi float [ %result.i92, %IF170 ], [ %temp84.2, %ENDIF166 ] |
| 992 | %temp85.3 = phi float [ %result.i88, %IF170 ], [ %temp85.2, %ENDIF166 ] |
| 993 | %temp86.3 = phi float [ %result.i84, %IF170 ], [ %temp86.2, %ENDIF166 ] |
| 994 | %temp87.3 = phi float [ %result.i80, %IF170 ], [ %temp87.2, %ENDIF166 ] |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 995 | %temp92.9 = phi float [ %tmp773, %IF170 ], [ %temp92.8, %ENDIF166 ] |
| 996 | %temp93.3 = phi float [ %tmp774, %IF170 ], [ %temp93.2, %ENDIF166 ] |
| 997 | %temp94.3 = phi float [ %tmp775, %IF170 ], [ %temp94.2, %ENDIF166 ] |
| 998 | %tmp776 = fcmp oge float %tmp181, 2.530000e+03 |
| 999 | %tmp777 = sext i1 %tmp776 to i32 |
| 1000 | %tmp778 = bitcast i32 %tmp777 to float |
| 1001 | %tmp779 = fcmp olt float %tmp181, 2.670000e+03 |
| 1002 | %tmp780 = sext i1 %tmp779 to i32 |
| 1003 | %tmp781 = bitcast i32 %tmp780 to float |
| 1004 | %tmp782 = bitcast float %tmp778 to i32 |
| 1005 | %tmp783 = bitcast float %tmp781 to i32 |
| 1006 | %tmp784 = and i32 %tmp782, %tmp783 |
| 1007 | %tmp785 = bitcast i32 %tmp784 to float |
| 1008 | %tmp786 = bitcast float %tmp785 to i32 |
| 1009 | %tmp787 = icmp ne i32 %tmp786, 0 |
| 1010 | br i1 %tmp787, label %IF173, label %ENDIF172 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1011 | |
| 1012 | IF173: ; preds = %ENDIF169 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1013 | %tmp788 = fmul float %result.i, 5.000000e-01 |
| 1014 | %tmp789 = fcmp uge float 0x3FE4CCCCC0000000, %tmp788 |
| 1015 | %tmp790 = select i1 %tmp789, float 0x3FE4CCCCC0000000, float %tmp788 |
| 1016 | %tmp791 = fcmp uge float %tmp790, 0x3FB99999A0000000 |
| 1017 | %tmp792 = select i1 %tmp791, float 0x3FB99999A0000000, float %tmp790 |
| 1018 | %one.sub.a.i73 = fsub float 1.000000e+00, %tmp792 |
| 1019 | %one.sub.ac.i74 = fmul float %one.sub.a.i73, %tmp304 |
| 1020 | %mul.i75 = fmul float %result.i172, %tmp304 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1021 | %result.i76 = fadd float %mul.i75, %one.sub.ac.i74 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1022 | %one.sub.a.i69 = fsub float 1.000000e+00, %tmp792 |
| 1023 | %one.sub.ac.i70 = fmul float %one.sub.a.i69, %tmp305 |
| 1024 | %mul.i71 = fmul float %result.i168, %tmp305 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1025 | %result.i72 = fadd float %mul.i71, %one.sub.ac.i70 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1026 | %one.sub.a.i65 = fsub float 1.000000e+00, %tmp792 |
| 1027 | %one.sub.ac.i66 = fmul float %one.sub.a.i65, %tmp306 |
| 1028 | %mul.i67 = fmul float %result.i164, %tmp306 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1029 | %result.i68 = fadd float %mul.i67, %one.sub.ac.i66 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1030 | %one.sub.a.i61 = fsub float 1.000000e+00, %tmp792 |
| 1031 | %one.sub.ac.i62 = fmul float %one.sub.a.i61, %tmp307 |
| 1032 | %mul.i63 = fmul float %result.i160, %tmp307 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1033 | %result.i64 = fadd float %mul.i63, %one.sub.ac.i62 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1034 | %tmp793 = insertelement <4 x float> undef, float %tmp333, i32 0 |
| 1035 | %tmp794 = insertelement <4 x float> %tmp793, float %tmp334, i32 1 |
| 1036 | %tmp795 = insertelement <4 x float> %tmp794, float %tmp335, i32 2 |
| 1037 | %tmp796 = insertelement <4 x float> %tmp795, float 0.000000e+00, i32 3 |
| 1038 | %tmp797 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 1039 | %tmp798 = insertelement <4 x float> %tmp797, float %tmp65, i32 1 |
| 1040 | %tmp799 = insertelement <4 x float> %tmp798, float %tmp67, i32 2 |
| 1041 | %tmp800 = insertelement <4 x float> %tmp799, float 0.000000e+00, i32 3 |
| 1042 | %tmp801 = call float @llvm.r600.dot4(<4 x float> %tmp796, <4 x float> %tmp800) |
| 1043 | %tmp802 = fcmp uge float 0x3FEB333340000000, %tmp801 |
| 1044 | %tmp803 = select i1 %tmp802, float 0x3FEB333340000000, float %tmp801 |
| 1045 | %tmp804 = fmul float %tmp8, %tmp803 |
| 1046 | %tmp805 = fmul float %tmp13, %tmp803 |
| 1047 | %tmp806 = fmul float %tmp18, %tmp803 |
| 1048 | %tmp807 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 1049 | %tmp808 = insertelement <4 x float> %tmp807, float %tmp35, i32 1 |
| 1050 | %tmp809 = insertelement <4 x float> %tmp808, float %tmp36, i32 2 |
| 1051 | %tmp810 = insertelement <4 x float> %tmp809, float 0.000000e+00, i32 3 |
| 1052 | %tmp811 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 1053 | %tmp812 = insertelement <4 x float> %tmp811, float %tmp65, i32 1 |
| 1054 | %tmp813 = insertelement <4 x float> %tmp812, float %tmp67, i32 2 |
| 1055 | %tmp814 = insertelement <4 x float> %tmp813, float 0.000000e+00, i32 3 |
| 1056 | %tmp815 = call float @llvm.r600.dot4(<4 x float> %tmp810, <4 x float> %tmp814) |
| 1057 | %tmp816 = fcmp uge float 0x3FECCCCCC0000000, %tmp815 |
| 1058 | %tmp817 = select i1 %tmp816, float 0x3FECCCCCC0000000, float %tmp815 |
| 1059 | %tmp818 = fmul float %tmp804, %tmp817 |
| 1060 | %tmp819 = fmul float %tmp805, %tmp817 |
| 1061 | %tmp820 = fmul float %tmp806, %tmp817 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1062 | br label %ENDIF172 |
| 1063 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1064 | ENDIF172: ; preds = %IF173, %ENDIF169 |
| 1065 | %temp84.4 = phi float [ %result.i76, %IF173 ], [ %temp84.3, %ENDIF169 ] |
| 1066 | %temp85.4 = phi float [ %result.i72, %IF173 ], [ %temp85.3, %ENDIF169 ] |
| 1067 | %temp86.4 = phi float [ %result.i68, %IF173 ], [ %temp86.3, %ENDIF169 ] |
| 1068 | %temp87.4 = phi float [ %result.i64, %IF173 ], [ %temp87.3, %ENDIF169 ] |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1069 | %temp92.10 = phi float [ %tmp818, %IF173 ], [ %temp92.9, %ENDIF169 ] |
| 1070 | %temp93.4 = phi float [ %tmp819, %IF173 ], [ %temp93.3, %ENDIF169 ] |
| 1071 | %temp94.4 = phi float [ %tmp820, %IF173 ], [ %temp94.3, %ENDIF169 ] |
| 1072 | %tmp821 = fcmp oge float %tmp181, 2.670000e+03 |
| 1073 | %tmp822 = sext i1 %tmp821 to i32 |
| 1074 | %tmp823 = bitcast i32 %tmp822 to float |
| 1075 | %tmp824 = bitcast float %tmp823 to i32 |
| 1076 | %tmp825 = icmp ne i32 %tmp824, 0 |
| 1077 | br i1 %tmp825, label %IF176, label %ENDIF175 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1078 | |
| 1079 | IF176: ; preds = %ENDIF172 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1080 | %tmp826 = fmul float %result.i, 0x3FB99999A0000000 |
| 1081 | %tmp827 = fcmp uge float 0.000000e+00, %tmp826 |
| 1082 | %tmp828 = select i1 %tmp827, float 0.000000e+00, float %tmp826 |
| 1083 | %tmp829 = fcmp uge float %tmp828, 0x3FD99999A0000000 |
| 1084 | %tmp830 = select i1 %tmp829, float 0x3FD99999A0000000, float %tmp828 |
| 1085 | %one.sub.a.i57 = fsub float 1.000000e+00, %tmp830 |
| 1086 | %one.sub.ac.i58 = fmul float %one.sub.a.i57, %tmp304 |
| 1087 | %mul.i59 = fmul float %result.i172, %tmp304 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1088 | %result.i60 = fadd float %mul.i59, %one.sub.ac.i58 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1089 | %one.sub.a.i53 = fsub float 1.000000e+00, %tmp830 |
| 1090 | %one.sub.ac.i54 = fmul float %one.sub.a.i53, %tmp305 |
| 1091 | %mul.i55 = fmul float %result.i168, %tmp305 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1092 | %result.i56 = fadd float %mul.i55, %one.sub.ac.i54 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1093 | %one.sub.a.i49 = fsub float 1.000000e+00, %tmp830 |
| 1094 | %one.sub.ac.i50 = fmul float %one.sub.a.i49, %tmp306 |
| 1095 | %mul.i51 = fmul float %result.i164, %tmp306 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1096 | %result.i52 = fadd float %mul.i51, %one.sub.ac.i50 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1097 | %one.sub.a.i45 = fsub float 1.000000e+00, %tmp830 |
| 1098 | %one.sub.ac.i46 = fmul float %one.sub.a.i45, %tmp307 |
| 1099 | %mul.i47 = fmul float %result.i160, %tmp307 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1100 | %result.i48 = fadd float %mul.i47, %one.sub.ac.i46 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1101 | %tmp831 = insertelement <4 x float> undef, float %tmp333, i32 0 |
| 1102 | %tmp832 = insertelement <4 x float> %tmp831, float %tmp334, i32 1 |
| 1103 | %tmp833 = insertelement <4 x float> %tmp832, float %tmp335, i32 2 |
| 1104 | %tmp834 = insertelement <4 x float> %tmp833, float 0.000000e+00, i32 3 |
| 1105 | %tmp835 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 1106 | %tmp836 = insertelement <4 x float> %tmp835, float %tmp65, i32 1 |
| 1107 | %tmp837 = insertelement <4 x float> %tmp836, float %tmp67, i32 2 |
| 1108 | %tmp838 = insertelement <4 x float> %tmp837, float 0.000000e+00, i32 3 |
| 1109 | %tmp839 = call float @llvm.r600.dot4(<4 x float> %tmp834, <4 x float> %tmp838) |
| 1110 | %tmp840 = fcmp uge float 0x3FEB333340000000, %tmp839 |
| 1111 | %tmp841 = select i1 %tmp840, float 0x3FEB333340000000, float %tmp839 |
| 1112 | %tmp842 = fmul float %tmp8, %tmp841 |
| 1113 | %tmp843 = fmul float %tmp13, %tmp841 |
| 1114 | %tmp844 = fmul float %tmp18, %tmp841 |
| 1115 | %tmp845 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 1116 | %tmp846 = insertelement <4 x float> %tmp845, float %tmp35, i32 1 |
| 1117 | %tmp847 = insertelement <4 x float> %tmp846, float %tmp36, i32 2 |
| 1118 | %tmp848 = insertelement <4 x float> %tmp847, float 0.000000e+00, i32 3 |
| 1119 | %tmp849 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 1120 | %tmp850 = insertelement <4 x float> %tmp849, float %tmp65, i32 1 |
| 1121 | %tmp851 = insertelement <4 x float> %tmp850, float %tmp67, i32 2 |
| 1122 | %tmp852 = insertelement <4 x float> %tmp851, float 0.000000e+00, i32 3 |
| 1123 | %tmp853 = call float @llvm.r600.dot4(<4 x float> %tmp848, <4 x float> %tmp852) |
| 1124 | %tmp854 = fcmp uge float 0x3FECCCCCC0000000, %tmp853 |
| 1125 | %tmp855 = select i1 %tmp854, float 0x3FECCCCCC0000000, float %tmp853 |
| 1126 | %tmp856 = fmul float %tmp842, %tmp855 |
| 1127 | %tmp857 = fmul float %tmp843, %tmp855 |
| 1128 | %tmp858 = fmul float %tmp844, %tmp855 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1129 | br label %ENDIF175 |
| 1130 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1131 | ENDIF175: ; preds = %IF176, %ENDIF172 |
| 1132 | %temp84.5 = phi float [ %result.i60, %IF176 ], [ %temp84.4, %ENDIF172 ] |
| 1133 | %temp85.5 = phi float [ %result.i56, %IF176 ], [ %temp85.4, %ENDIF172 ] |
| 1134 | %temp86.5 = phi float [ %result.i52, %IF176 ], [ %temp86.4, %ENDIF172 ] |
| 1135 | %temp87.5 = phi float [ %result.i48, %IF176 ], [ %temp87.4, %ENDIF172 ] |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1136 | %temp92.11 = phi float [ %tmp856, %IF176 ], [ %temp92.10, %ENDIF172 ] |
| 1137 | %temp93.5 = phi float [ %tmp857, %IF176 ], [ %temp93.4, %ENDIF172 ] |
| 1138 | %temp94.5 = phi float [ %tmp858, %IF176 ], [ %temp94.4, %ENDIF172 ] |
| 1139 | %tmp859 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 10) |
| 1140 | %tmp860 = extractelement <4 x float> %tmp859, i32 0 |
| 1141 | %tmp861 = fcmp olt float %tmp860, %tmp181 |
| 1142 | %tmp862 = sext i1 %tmp861 to i32 |
| 1143 | %tmp863 = bitcast i32 %tmp862 to float |
| 1144 | %tmp864 = bitcast float %tmp863 to i32 |
| 1145 | %tmp865 = icmp ne i32 %tmp864, 0 |
| 1146 | br i1 %tmp865, label %IF179, label %ENDIF178 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1147 | |
| 1148 | IF179: ; preds = %ENDIF175 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1149 | %tmp866 = fadd float %result.i, 1.000000e+00 |
| 1150 | %tmp867 = fadd float %result.i, 1.000000e+00 |
| 1151 | %tmp868 = fadd float %result.i, 1.000000e+00 |
| 1152 | %tmp869 = insertelement <4 x float> undef, float %tmp43, i32 0 |
| 1153 | %tmp870 = insertelement <4 x float> %tmp869, float %tmp44, i32 1 |
| 1154 | %tmp871 = insertelement <4 x float> %tmp870, float %tmp45, i32 2 |
| 1155 | %tmp872 = insertelement <4 x float> %tmp871, float 0.000000e+00, i32 3 |
| 1156 | %tmp873 = insertelement <4 x float> undef, float %tmp43, i32 0 |
| 1157 | %tmp874 = insertelement <4 x float> %tmp873, float %tmp44, i32 1 |
| 1158 | %tmp875 = insertelement <4 x float> %tmp874, float %tmp45, i32 2 |
| 1159 | %tmp876 = insertelement <4 x float> %tmp875, float 0.000000e+00, i32 3 |
| 1160 | %tmp877 = call float @llvm.r600.dot4(<4 x float> %tmp872, <4 x float> %tmp876) |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 1161 | %tmp878 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp877) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1162 | %tmp879 = fmul float %tmp45, %tmp878 |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 1163 | %tmp880 = call float @llvm.fabs.f32(float %tmp879) |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1164 | %tmp881 = fmul float %tmp178, 0x3FECCCCCC0000000 |
| 1165 | %tmp882 = fadd float %tmp881, %tmp880 |
| 1166 | %tmp883 = fadd float %tmp882, 0xBFEFAE1480000000 |
| 1167 | %tmp884 = fmul float %tmp883, 0xC043FFFE20000000 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 1168 | %max.0.i1 = call float @llvm.maxnum.f32(float %tmp884, float 0.000000e+00) |
| 1169 | %clamp.i2 = call float @llvm.minnum.f32(float %max.0.i1, float 1.000000e+00) |
| 1170 | %tmp886 = fmul float 2.000000e+00, %clamp.i2 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1171 | %tmp887 = fsub float -0.000000e+00, %tmp886 |
| 1172 | %tmp888 = fadd float 3.000000e+00, %tmp887 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 1173 | %tmp889 = fmul float %clamp.i2, %tmp888 |
| 1174 | %tmp890 = fmul float %clamp.i2, %tmp889 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1175 | %one.sub.a.i41 = fsub float 1.000000e+00, %tmp890 |
| 1176 | %one.sub.ac.i42 = fmul float %one.sub.a.i41, %tmp866 |
| 1177 | %mul.i43 = fmul float %temp84.5, %tmp866 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1178 | %result.i44 = fadd float %mul.i43, %one.sub.ac.i42 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1179 | %one.sub.a.i37 = fsub float 1.000000e+00, %tmp890 |
| 1180 | %one.sub.ac.i38 = fmul float %one.sub.a.i37, %tmp867 |
| 1181 | %mul.i39 = fmul float %temp85.5, %tmp867 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1182 | %result.i40 = fadd float %mul.i39, %one.sub.ac.i38 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1183 | %one.sub.a.i33 = fsub float 1.000000e+00, %tmp890 |
| 1184 | %one.sub.ac.i34 = fmul float %one.sub.a.i33, %tmp868 |
| 1185 | %mul.i35 = fmul float %temp86.5, %tmp868 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1186 | %result.i36 = fadd float %mul.i35, %one.sub.ac.i34 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1187 | %one.sub.a.i29 = fsub float 1.000000e+00, %tmp890 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1188 | %one.sub.ac.i30 = fmul float %one.sub.a.i29, 0.000000e+00 |
| 1189 | %mul.i31 = fmul float %temp87.5, 0.000000e+00 |
| 1190 | %result.i32 = fadd float %mul.i31, %one.sub.ac.i30 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1191 | %tmp891 = fmul float %result.i, 5.000000e-01 |
| 1192 | %tmp892 = fcmp uge float 0x3FE4CCCCC0000000, %tmp891 |
| 1193 | %tmp893 = select i1 %tmp892, float 0x3FE4CCCCC0000000, float %tmp891 |
| 1194 | %tmp894 = fcmp uge float %tmp893, 0x3FE3333340000000 |
| 1195 | %tmp895 = select i1 %tmp894, float 0x3FE3333340000000, float %tmp893 |
| 1196 | %one.sub.a.i25 = fsub float 1.000000e+00, %tmp895 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1197 | %one.sub.ac.i26 = fmul float %one.sub.a.i25, %temp84.5 |
| 1198 | %mul.i27 = fmul float %result.i44, %temp84.5 |
| 1199 | %result.i28 = fadd float %mul.i27, %one.sub.ac.i26 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1200 | %one.sub.a.i21 = fsub float 1.000000e+00, %tmp895 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1201 | %one.sub.ac.i22 = fmul float %one.sub.a.i21, %temp85.5 |
| 1202 | %mul.i23 = fmul float %result.i40, %temp85.5 |
| 1203 | %result.i24 = fadd float %mul.i23, %one.sub.ac.i22 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1204 | %one.sub.a.i17 = fsub float 1.000000e+00, %tmp895 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1205 | %one.sub.ac.i18 = fmul float %one.sub.a.i17, %temp86.5 |
| 1206 | %mul.i19 = fmul float %result.i36, %temp86.5 |
| 1207 | %result.i20 = fadd float %mul.i19, %one.sub.ac.i18 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1208 | %one.sub.a.i13 = fsub float 1.000000e+00, %tmp895 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1209 | %one.sub.ac.i14 = fmul float %one.sub.a.i13, %temp87.5 |
| 1210 | %mul.i15 = fmul float %result.i32, %temp87.5 |
| 1211 | %result.i16 = fadd float %mul.i15, %one.sub.ac.i14 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1212 | %tmp896 = insertelement <4 x float> undef, float %tmp333, i32 0 |
| 1213 | %tmp897 = insertelement <4 x float> %tmp896, float %tmp334, i32 1 |
| 1214 | %tmp898 = insertelement <4 x float> %tmp897, float %tmp335, i32 2 |
| 1215 | %tmp899 = insertelement <4 x float> %tmp898, float 0.000000e+00, i32 3 |
| 1216 | %tmp900 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 1217 | %tmp901 = insertelement <4 x float> %tmp900, float %tmp65, i32 1 |
| 1218 | %tmp902 = insertelement <4 x float> %tmp901, float %tmp67, i32 2 |
| 1219 | %tmp903 = insertelement <4 x float> %tmp902, float 0.000000e+00, i32 3 |
| 1220 | %tmp904 = call float @llvm.r600.dot4(<4 x float> %tmp899, <4 x float> %tmp903) |
| 1221 | %tmp905 = fcmp uge float 0x3FE99999A0000000, %tmp904 |
| 1222 | %tmp906 = select i1 %tmp905, float 0x3FE99999A0000000, float %tmp904 |
| 1223 | %tmp907 = fmul float %tmp8, %tmp906 |
| 1224 | %tmp908 = fmul float %tmp13, %tmp906 |
| 1225 | %tmp909 = fmul float %tmp18, %tmp906 |
| 1226 | %tmp910 = insertelement <4 x float> undef, float %tmp34, i32 0 |
| 1227 | %tmp911 = insertelement <4 x float> %tmp910, float %tmp35, i32 1 |
| 1228 | %tmp912 = insertelement <4 x float> %tmp911, float %tmp36, i32 2 |
| 1229 | %tmp913 = insertelement <4 x float> %tmp912, float 0.000000e+00, i32 3 |
| 1230 | %tmp914 = insertelement <4 x float> undef, float %tmp63, i32 0 |
| 1231 | %tmp915 = insertelement <4 x float> %tmp914, float %tmp65, i32 1 |
| 1232 | %tmp916 = insertelement <4 x float> %tmp915, float %tmp67, i32 2 |
| 1233 | %tmp917 = insertelement <4 x float> %tmp916, float 0.000000e+00, i32 3 |
| 1234 | %tmp918 = call float @llvm.r600.dot4(<4 x float> %tmp913, <4 x float> %tmp917) |
| 1235 | %tmp919 = fcmp uge float 0x3FECCCCCC0000000, %tmp918 |
| 1236 | %tmp920 = select i1 %tmp919, float 0x3FECCCCCC0000000, float %tmp918 |
| 1237 | %tmp921 = fmul float %tmp907, %tmp920 |
| 1238 | %tmp922 = fmul float %tmp908, %tmp920 |
| 1239 | %tmp923 = fmul float %tmp909, %tmp920 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1240 | br label %ENDIF178 |
| 1241 | |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1242 | ENDIF178: ; preds = %IF179, %ENDIF175 |
| 1243 | %temp84.6 = phi float [ %result.i28, %IF179 ], [ %temp84.5, %ENDIF175 ] |
| 1244 | %temp85.6 = phi float [ %result.i24, %IF179 ], [ %temp85.5, %ENDIF175 ] |
| 1245 | %temp86.6 = phi float [ %result.i20, %IF179 ], [ %temp86.5, %ENDIF175 ] |
| 1246 | %temp87.6 = phi float [ %result.i16, %IF179 ], [ %temp87.5, %ENDIF175 ] |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1247 | %temp92.12 = phi float [ %tmp921, %IF179 ], [ %temp92.11, %ENDIF175 ] |
| 1248 | %temp93.6 = phi float [ %tmp922, %IF179 ], [ %temp93.5, %ENDIF175 ] |
| 1249 | %temp94.6 = phi float [ %tmp923, %IF179 ], [ %temp94.5, %ENDIF175 ] |
| 1250 | %tmp924 = fmul float %tmp55, %temp92.12 |
| 1251 | %tmp925 = fmul float %tmp57, %temp93.6 |
| 1252 | %tmp926 = fmul float %tmp59, %temp94.6 |
| 1253 | %tmp927 = fmul float %tmp61, 0.000000e+00 |
| 1254 | %tmp928 = fmul float %temp84.6, %tmp924 |
| 1255 | %tmp929 = fmul float %temp85.6, %tmp925 |
| 1256 | %tmp930 = fmul float %temp86.6, %tmp926 |
| 1257 | %tmp931 = fmul float %temp87.6, %tmp927 |
| 1258 | %tmp932 = fmul float %tmp2, -2.000000e+00 |
| 1259 | %tmp933 = fadd float %tmp932, 1.000000e+00 |
| 1260 | %tmp934 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 23) |
| 1261 | %tmp935 = extractelement <4 x float> %tmp934, i32 2 |
| 1262 | %tmp936 = fsub float -0.000000e+00, %tmp935 |
| 1263 | %tmp937 = fadd float %tmp933, %tmp936 |
| 1264 | %tmp938 = fdiv float 1.000000e+00, %tmp937 |
| 1265 | %tmp939 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 24) |
| 1266 | %tmp940 = extractelement <4 x float> %tmp939, i32 2 |
| 1267 | %tmp941 = fmul float %tmp940, %tmp938 |
| 1268 | %tmp942 = fsub float -0.000000e+00, %tmp53 |
| 1269 | %tmp943 = fmul float %tmp942, %tmp53 |
| 1270 | %tmp944 = fmul float %tmp943, %tmp941 |
| 1271 | %tmp945 = fmul float %tmp944, %tmp941 |
| 1272 | %tmp946 = fmul float %tmp945, 0x3FF7154760000000 |
| 1273 | %tmp947 = call float @llvm.exp2.f32(float %tmp946) |
| 1274 | %tmp948 = fcmp oeq float %tmp53, 1.000000e+00 |
| 1275 | %tmp949 = sext i1 %tmp948 to i32 |
| 1276 | %tmp950 = bitcast i32 %tmp949 to float |
| 1277 | %tmp951 = bitcast float %tmp950 to i32 |
| 1278 | %tmp952 = icmp ne i32 %tmp951, 0 |
| 1279 | %.184 = select i1 %tmp952, float 1.000000e+00, float %tmp947 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1280 | %one.sub.a.i9 = fsub float 1.000000e+00, %.184 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1281 | %one.sub.ac.i10 = fmul float %one.sub.a.i9, %tmp47 |
| 1282 | %mul.i11 = fmul float %tmp928, %tmp47 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1283 | %result.i12 = fadd float %mul.i11, %one.sub.ac.i10 |
| 1284 | %one.sub.a.i5 = fsub float 1.000000e+00, %.184 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1285 | %one.sub.ac.i6 = fmul float %one.sub.a.i5, %tmp49 |
| 1286 | %mul.i7 = fmul float %tmp929, %tmp49 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1287 | %result.i8 = fadd float %mul.i7, %one.sub.ac.i6 |
| 1288 | %one.sub.a.i1 = fsub float 1.000000e+00, %.184 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1289 | %one.sub.ac.i2 = fmul float %one.sub.a.i1, %tmp51 |
| 1290 | %mul.i3 = fmul float %tmp930, %tmp51 |
Matt Arsenault | 7713162 | 2016-01-23 05:42:38 +0000 | [diff] [blame] | 1291 | %result.i4 = fadd float %mul.i3, %one.sub.ac.i2 |
Matt Arsenault | ca7f570 | 2016-07-14 05:47:17 +0000 | [diff] [blame] | 1292 | %tmp953 = insertelement <4 x float> undef, float %result.i12, i32 0 |
| 1293 | %tmp954 = insertelement <4 x float> %tmp953, float %result.i8, i32 1 |
| 1294 | %tmp955 = insertelement <4 x float> %tmp954, float %result.i4, i32 2 |
| 1295 | %tmp956 = insertelement <4 x float> %tmp955, float %tmp931, i32 3 |
Matt Arsenault | 82e5e1e | 2016-07-15 21:27:08 +0000 | [diff] [blame] | 1296 | call void @llvm.r600.store.swizzle(<4 x float> %tmp956, i32 0, i32 0) |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1297 | ret void |
| 1298 | } |
| 1299 | |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 1300 | declare float @llvm.r600.dot4(<4 x float>, <4 x float>) #1 |
| 1301 | declare float @llvm.r600.recipsqrt.clamped.f32(float) #1 |
Matt Arsenault | 09b2c4a | 2016-07-15 21:26:52 +0000 | [diff] [blame] | 1302 | declare float @llvm.fabs.f32(float) #1 |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 1303 | declare float @llvm.exp2.f32(float) #1 |
Matt Arsenault | 82e5e1e | 2016-07-15 21:27:08 +0000 | [diff] [blame] | 1304 | declare void @llvm.r600.store.swizzle(<4 x float>, i32, i32) |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 1305 | declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #1 |
| 1306 | declare float @llvm.minnum.f32(float, float) #1 |
| 1307 | declare float @llvm.maxnum.f32(float, float) #1 |
Vincent Lejeune | 0b342d6 | 2013-10-01 19:32:49 +0000 | [diff] [blame] | 1308 | |
Matt Arsenault | 9417505 | 2017-02-21 23:46:04 +0000 | [diff] [blame] | 1309 | attributes #0 = { nounwind } |
| 1310 | attributes #1 = { nounwind readnone } |