Brendon Cahoon | bece8ed | 2015-05-08 20:18:21 +0000 | [diff] [blame^] | 1 | ; RUN: llc -disable-lsr -march=hexagon < %s | FileCheck %s |
| 2 | |
| 3 | ; Test for multiple phis with induction variables. |
| 4 | |
| 5 | ; CHECK: loop0(.LBB{{.}}_{{.}}, r{{[0-9]+}}) |
| 6 | ; CHECK: endloop0 |
| 7 | |
| 8 | define i32 @hwloop4(i32* nocapture %s, i32* nocapture %a, i32 %n) { |
| 9 | entry: |
| 10 | %cmp3 = icmp eq i32 %n, 0 |
| 11 | br i1 %cmp3, label %for.end, label %for.body.lr.ph |
| 12 | |
| 13 | for.body.lr.ph: |
| 14 | %.pre = load i32, i32* %s, align 4 |
| 15 | br label %for.body |
| 16 | |
| 17 | for.body: |
| 18 | %0 = phi i32 [ %.pre, %for.body.lr.ph ], [ %add1, %for.body ] |
| 19 | %j.05 = phi i32 [ 0, %for.body.lr.ph ], [ %add2, %for.body ] |
| 20 | %lsr.iv = phi i32 [ %lsr.iv.next, %for.body ], [ %n, %for.body.lr.ph ] |
| 21 | %lsr.iv1 = phi i32* [ %scevgep, %for.body ], [ %a, %for.body.lr.ph ] |
| 22 | %1 = load i32, i32* %lsr.iv1, align 4 |
| 23 | %add1 = add nsw i32 %0, %1 |
| 24 | store i32 %add1, i32* %s, align 4 |
| 25 | %add2 = add nsw i32 %j.05, 1 |
| 26 | %lsr.iv.next = add i32 %lsr.iv, -1 |
| 27 | %scevgep = getelementptr i32, i32* %lsr.iv1, i32 1 |
| 28 | %cmp = icmp eq i32 %lsr.iv.next, 0 |
| 29 | br i1 %cmp, label %for.end.loopexit, label %for.body |
| 30 | |
| 31 | for.end.loopexit: |
| 32 | br label %for.end |
| 33 | |
| 34 | for.end: |
| 35 | %j.0.lcssa = phi i32 [ 0, %entry ], [ %add2, %for.end.loopexit ] |
| 36 | ret i32 %j.0.lcssa |
| 37 | } |